电子元件制造技术

本实用新型专利技术公开一种电子元件，其包括一集成电路芯片及一屏蔽层。集成电路芯片具有一有源面、相对于有源面的一背面及连接有源面及背面的一侧面，而屏蔽层全面且直接地覆盖背面及侧面。将屏蔽层直接配置在集成电路芯片的表面有利于电子装置的薄型化及轻量化。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电子元件，且特别是涉及一种具有屏蔽层的电子元件。
技术介绍
目前一般电子元件的组装方式通常是将电子元件焊接至电路板上。若遇到电磁干扰(Electro-Magnetic Interference,EMI)的话，通常会加上法拉第笼(Faraday cage),以得到最好的电性品质。法拉第笼的原理是通过一个导电的遮断物(例如金属盖)将电的干扰没有伤害性地反射或传送到接地。然而，包围在电子元件外围的法拉第笼也同时增加了配置电子元件所需的空间及重量，但这不利于电子产品的薄型化及轻量化。
技术实现思路
本技术的目的在于提供一种电子元件，具有电磁屏蔽功能。为达上述目的，本技术提出一种电子元件，其包括一集成电路芯片及一屏蔽层。集成电路芯片具有一有源面、对应于有源面的一背面及连接有源面及背面的一侧面，而屏蔽层全面且直接地覆盖背面及侧面。该集成电路芯片为一半导体集成电路芯片或为一裸芯片。该屏蔽层为一物理气相沉积层或为一溅镀层或一蒸镀层。该屏蔽层的材质包括金属，即铜、不锈钢、铝或金。该集成电路芯片具有多个接垫在该有源面上。电子元件还包括多个导电凸块，分别连接在这些接垫上。该屏蔽层覆盖该有源面，且该屏蔽层不覆盖这些接垫。该集成电路芯片具有延伸线，且该延伸线从该接垫延伸至该侧面并连接该屏蔽层。该集成电路芯片具有内导孔，且该内导孔的末端在该背面连接该屏蔽层。该集成电路芯片具有内连线，且该内连线的末端在该侧面连接该屏蔽层。本技术的优点在于，相比较于现有的法拉第笼占用较大的空间及具有较大的重量，本技术将屏蔽层直接配置在集成电路芯片的表面，故有利于电子装置的薄型化及轻量化。为让本技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1为本技术一实施例的电子元件安装至电路板的剖面图；图2为本技术另一实施例的电子元件安装至电路板的剖面图；图3为本技术另一实施例的电子元件安装至电路板的剖面图；图4A为本技术另一实施例的电子元件安装至电路板的剖面图；图4B为图4A的X部位的放大图；图5A为本技术另一实施例的电子元件安装至电路板的剖面图；图5B为图5A的电子元件的局部仰视立体图。主要元件符号说明 100a、100b、100c、IOOcU IOOe 电子元件110:集成电路芯片IlOa:有源面IlOb:背面IlOc:侧面112:接垫114:延伸线116:内导孔118:内连线119a:基底119b:多重内连线结构120 :屏蔽层130:导电凸块200 电路板具体实施方式图1为本技术一实施例的电子元件安装至电路板的剖面图。请参考图1，本实施例的电子元件IOOa包括一集成电路芯片110及一屏蔽层120。集成电路芯片110具有一有源面110a、对应于有源面IlOa的一背面IlOb及连接有源面IlOa及背面IlOb的一侧面IlOc0屏蔽层120全面且直接地覆盖背面IlOb及侧面110c，用以提供电磁屏蔽。值得注意的是，相比较于现有的法拉第笼占用较大的空间及具有较大的重量，屏蔽层120是直接全面地形成在集成电路芯片110的背面I IOb及侧面110c，因而有利于电子装置的薄型化及轻量化。在本实施例中，集成电路芯片110可为一半导体集成电路芯片，即在半导体材质的晶片上制作集成电路后切割而成的裸芯片。前述的半导体材质例如为硅。就电性功能而言，集成电路芯片110是需要电磁屏蔽的芯片，例如中央处理单元(CPU)芯片、绘图处理单元(GPU)芯片及微处理器(microprocessor)芯片等。在本实施例中，屏蔽层120可为一物理气相沉积层(PVD layer)。具体而言，屏蔽层 120 可为一派镀层(sputtering layer)或一蒸镀层(evaporation layer)。屏蔽层 120的材质可包括金属，例如铜、不锈钢、铝或金等。在本实施例中，集成电路芯片110具有多个接垫112在有源面IlOa上。此外，电子元件IOOa更可包括多个导电凸块130，其分别连接在这些接垫112上，用以连接电路板200，例如主机板或模块板。图2为本技术另一实施例的电子元件安装至电路板的剖面图。请参考图2，相比较于图1的电子元件100a，本实施例的电子元件IOOb的集成电路芯片110还具有一延伸线114，其从接垫112延伸至侧面110c。因此，屏蔽层120可利用延伸线114连接至集成电路芯片110的接地端。图3为本技术另一实施例的电子元件安装至电路板的剖面图。请参考图3，相比较于图1的电子元件100，本实施例的电子元件IOOc的集成电路芯片110还具有一内导孔116,即所谓的娃穿孔(Through Silicon Via, TSV),且内导孔116延伸至背面IlOb并连接屏蔽层120。换言之，内导孔116的末端在背面IlOb连接屏蔽层120。因此，屏蔽层120可利用内导孔116连接至集成电路芯片110的接地端。图4A为本技术另一实施例的电子元件安装至电路板的剖面图，而图4B为图4A的X部位的放大图。请参考图4A及图4B，相较于图1的电子元件100，本实施例的电子元件IOOd的集成电路芯片110具有一或多个内连线118，且这些内连线118延伸至侧面IlOc并连接屏蔽层120。换言之，这些内连线118的末端在侧面IlOc连接屏蔽层120。因此，屏蔽层120可利用这些内连线118连接至集成电路芯片110的接地端。具体而言，集成电路芯片110包括一基底119a及一位在基底119a上的多重内连线结构119b，而这些内连线118是多重内连线结构119b的一部分。图5A为本技术另一实施例的电子元件安装至电路板的剖面图，而图5B为图5A的电子元件的局部仰视立体图。请参考图5A及图5B，相比较于图1的电子元件100，本实施例的电子元件IOOe的屏蔽层120覆盖集成电路芯片110的有源面110a，但不覆盖而暴露出这些接垫112。因此，屏蔽层120可提供更完整的电磁屏蔽。综上所述，相比较于现有的法拉第笼占用较大的空间及具有较大的重量，本技术将屏蔽层直接配置在 集成电路芯片的表面，故有利于电子装置的薄型化及轻量化。本文档来自技高网...

【技术保护点】
一种电子元件，其特征在于，该电子元件包括：集成电路芯片，具有有源面、相对于该有源面的背面及连接该有源面及该背面的侧面；以及屏蔽层，全面且直接地覆盖该背面及该侧面。

【技术特征摘要】
1.一种电子元件，其特征在于，该电子元件包括 集成电路芯片，具有有源面、相对于该有源面的背面及连接该有源面及该背面的侧面；以及 屏蔽层，全面且直接地覆盖该背面及该侧面。2.如权利要求1所述的电子元件，其特征在于，该集成电路芯片为一半导体集成电路芯片。3.如权利要求1所述的电子元件，其特征在于，该集成电路芯片为一裸芯片。4.如权利要求1所述的电子元件，其特征在于，该集成电路芯片具有多个接垫在该有源面上。5.如权利要求4所述的电子元件，其特征在于，该电子元件还...

【专利技术属性】
技术研发人员：张钦崇，宋尚霖，郑伟鸣，
申请(专利权)人：欣兴电子股份有限公司，
类型：实用新型
国别省市：