屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装制造技术

本实用新型专利技术涉及屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装。在本实用新型专利技术中公开了位于顶部有源管芯与底部有源管芯之间用于屏蔽所述有源管芯避免电磁噪声的屏蔽插入机构的多种实施方式。一种实施方式包括插入机构介质层、所述插入机构介质层内的硅通孔（TSV）、以及电磁屏蔽物。TSV将电磁屏蔽物连接到第一固定电位上。所述电磁屏蔽物可以包括侧向延伸横过屏蔽插入机构的导电层格栅。所述屏蔽插入机构还可以包括连接到另一固定电位上的另一个电磁屏蔽物。本实用新型专利技术还公开了具有集成的电磁屏蔽物的半导体封装。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术总体涉及半导体领域，具体涉及用于屏蔽有源管芯避免电磁噪声的屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装。
技术介绍
对于减小半导体封装尺寸同时增强功能性存在日益增长的需要。这种需要典型地导致半导体封装设计成容纳多于一个半导体管芯，其中每个管芯都可以是包含众多晶体管以及多层互连的复合管芯。在运行期间，所述复合管芯产生流过管芯上多个互连的大量瞬态电流。大量的瞬态电流以及伴随的瞬态电压进而导致由每个管芯产生的大量的电磁噪声。由于高级封装包括紧密接近的多个管芯，来自一个管芯的电磁噪声对封装内其他管芯会具有非常不希望的影响。更具体地，由一个管芯产生的电磁噪声典型地在所述封装内其他管芯中诱导不希望的噪声电流以及噪声电压。由于半导体封装尺寸减小，以及邻近管芯之间分隔减小，以及当将多于两个管芯封装在同一个封装内时，加剧了诱导不希望噪声的问题。此外，每个半导体封装可能暴露于来自系统中其他部件(例如其他有噪声的半导体封装)的外部电磁噪声。减少电磁噪声的影响是高级封装设计的重要目标。
技术实现思路
本技术是针对具有集成的电磁屏蔽物的半导体封装，基本上如在至少一个附图中所示和/或与其相结合进行说明，更全面地如在以下对本申请的描述中提出的。本技术的一方面，提供一种位于顶部有源管芯与底部有源管芯之间用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声的屏蔽插入机构，所述屏蔽插入机构包括插入机构介质层；所述插入机构介质层内的硅通孔(TSV);通过所述TSV连接到固定电位上的电磁屏蔽物。优选地，本申请的插入机构介质层，其中所述电磁屏蔽物包括导电层格栅。优选地，本申请的插入机构介质层，其中所述电磁屏蔽物全部地布置在所述插入机构介质层内。优选地，本申请的插入机构介质层，其中所述电磁屏蔽物部分地布置在所述插入机构介质层内。优选地，本申请的插入机构介质层，其中所述固定电位是接地电位。优选地，本申请的插入机构介质层，其中所述固定电位是Vdd电位。优选地，本申请的插入机构介质层，进一步包括连接到另外的固定电位上的另外的电磁屏蔽物。优选地，本申请的插入机构介质层， 其中所述另外的电磁屏蔽物至少部分地重叠所述电磁屏蔽物。优选地,本申请的插入机构介质层,其中所述固定电位是Vdd电位,而所述另外的固定电位是接地电位。本技术另一方面，提供一种半导体封装，包括底部有源管芯；位于所述底部有源管芯之上的屏蔽插入机构；位于所述屏蔽插入机构之上的顶部有源管芯，所述屏蔽插入机构用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声；所述屏蔽插入机构具有插入机构介质层、所述插入机构介质层内的娃通孔(TSV)、以及通过所述TSV连接到固定电位上的电磁屏蔽物。优选地，本申请的半导体封装，其中所述屏蔽插入机构侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯。优选地，本申请的半导体封装，其中所述屏蔽插入机构的一部分侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯，所述TSV位于所述屏蔽插入机构的所述部分内；所述屏蔽插入机构进一步包括位于所述屏蔽插入机构的所述部分底部表面上的焊料凸起，所述焊料凸起连接到所述TSV上。优选地，本申请的半导体封装，其中所述电磁屏蔽物包括导电层格栅。优选地，本申请的半导体封装，其中所述电磁屏蔽物全部地布置在所述插入机构介质层内。 优选地，本申请的半导体封装，其中所述固定电位是接地电位或Vdd电位。本技术的又一方面，提供一种半导体封装，包括底部有源管芯；位于所述底部有源管芯之上的屏蔽插入机构；位于所述屏蔽插入机构之上的顶部有源管芯，所述屏蔽插入机构用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声；所述屏蔽插入机构具有通过线焊连接到固定电位上的电磁屏蔽物。优选地，本申请的半导体封装，其中所述屏蔽插入机构的一部分侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯；所述屏蔽插入机构进一步包括位于所述屏蔽插入机构的所述部分顶部表面上的外周垫，所述外周垫连接到所述电磁屏蔽物上，并且所述线焊连接到所述外周垫上。优选地，本申请的半导体封装，其中所述电磁屏蔽物包括导电层格栅。优选地，本申请的半导体封装，其中所述屏蔽插入机构进一步包括插入机构介质层，所述电磁屏蔽物全部地布置在所述插入机构介质层内。优选地，本申请的半导体封装，其中所述固定电位是接地电位或Vdd电位。附图说明图1显示了具有堆叠在底部有源管芯上的顶部有源管芯的半导体封装的一个实施方式的横截面视图。图2显示了具有堆叠在屏蔽插入机构上，进一步地堆叠在底部有源管芯上的顶部有源管芯的半导体封装的一个实施方式的横截面视图。图3A显示了屏蔽插入机构的一个实施方式的横截面视图。图3B显示了图3A中所示的屏蔽插入机构的俯视图。图4显示了包括具有焊料凸起的屏蔽插入机构的半导体封装的一个实施方式的横截面视图。图5显示了包括具有线焊的屏蔽插入机构的半导体封装的一个实施方式的横截面视图。具体实施方式下面的说明包含有关本技术实施方式的具体信息。本领域技术人员应当理解的是本技术能够以与在此具体讨论不同的方式实施。本申请的附图以及它们伴随的详细说明仅针对示例性实施方式。除非另有说明，这些图中类似或对应的元件可以通过类似或对应的参考号进行表示。此外，本申请中的附图和说明通常不是按照比例的，并且不旨在对应于实际相关尺寸。图1表示使用已知技术制造的半导体封装的一个实例的横截面视图。如图1中所示，半导体封装100包括顶部有源管芯110以及底部有源管芯130。顶部有源管芯110包括位于基板118上的介质层116。顶部有源管芯110包括晶体管112，它们是通过互连114相互连接的众多晶体管的实例。如图1中可见，互连114可以部分地布置在介质层116内。互连114可以进一步将晶体管112连接到硅通孔(TSV) 120上。TSV120可以延伸完全通过介质层116以及基板118 (如图1中所示)。虽然图1说明了具有4个TSV120的顶部有源管芯110，在其他实施方式中，顶部有源管芯110可以包括不同数量的TSV120。另外，顶部有源管芯110还可以包 括微凸起(microbump) 122,在这个实施方式中这些微凸起连接到TSV120 上。底部有源管芯130包括位于基板138上的介质层136。底部有源管芯130包括通过互连134相互连接的晶体管132。如图1中可见，互连134可以部分地布置在介质层136内。互连134可以进一步将晶体管132连接到TSV140上。TSV140可以延伸完全通过介质层136以及基板138 (如图1中所示)。虽然图1说明了具有4个TSV140的底部有源管芯130，在其他实施方式中，底部有源管芯130可以包括不同数量的TSV140。另外，底部有源管芯130还可以包括可以连接到TSV140上的微凸起142。此外，微凸起142将顶部有源管芯110连接到底部有源管芯130上。微凸起142能够以电方式以及机械方式将TSV120连接到TSV140上。在图1中，顶部有源管芯110和底部有源管芯130具有类似的尺寸和复杂度。然而，在其他实施方式中，顶部有源管芯110和底部有源管芯130可以不相似。此外，在其他实施方式中，为了讨论简洁的目的，半导体封装100可以包括图1中未显示的本文档来自技高网...

【技术保护点】
一种位于顶部有源管芯与底部有源管芯之间用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声的屏蔽插入机构，所述屏蔽插入机构包括：插入机构介质层；所述插入机构介质层内的硅通孔TSV；通过所述TSV连接到固定电位上的电磁屏蔽物。

【技术特征摘要】
2012.02.27 US 13/405,7211.一种位于顶部有源管芯与底部有源管芯之间用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声的屏蔽插入机构，所述屏 蔽插入机构包括 插入机构介质层； 所述插入机构介质层内的娃通孔TSV ； 通过所述TSV连接到固定电位上的电磁屏蔽物。2.根据权利要求1所述的屏蔽插入机构，其中所述电磁屏蔽物包括导电层格栅。3.根据权利要求1所述的屏蔽插入机构，其中所述电磁屏蔽物全部地布置在所述插入机构介质层内。4.根据权利要求1所述的屏蔽插入机构，其中所述电磁屏蔽物部分地布置在所述插入机构介质层内。5.根据权利要求1所述的屏蔽插入机构，进一步包括连接到另外的固定电位的另外的电磁屏蔽物，其中所述另外的电磁屏蔽物至少部分地重叠所述电磁屏蔽物。6.一种半导体封装，包括 底部有源管芯； 位于所述底部有源管芯之上的屏蔽插入机构； 位于所述屏蔽插入机构之上的顶部有源管芯，所述屏蔽插入机构用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声； 所述屏蔽插入机构具有插入机构介质层、所述插入...

【专利技术属性】
技术研发人员：桑帕施·K·V·卡里卡兰，胡坤忠，赵子群，雷佐尔·拉赫曼·卡恩，彼得·沃伦坎普，陈向东，
申请(专利权)人：美国博通公司，
类型：实用新型
国别省市：