集成电路与其内的密封环制造技术

本发明专利技术公开一种集成电路与其内的密封环。该集成电路包括第一密封环。第一密封环配置于集成电路内。该第一密封环包括至少一交错排列结构以及至少一连续线段结构。其中，所述至少一交错排列结构包括多个交错单元，该多个交错单元彼此交错排列连接。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，且特别是涉及一种具有密封环(seal ring)的集成电路。
技术介绍
—般而言,集成电路(integrated circuits, IC)的生产，主要分为三个阶段娃晶片的制造、在硅晶片上制作集成电路以及后续集成电路的封装(package)与测试等。当进行集成电路的封装时，需先进行集成电路的切割(saw)。切割集成电路硅晶片时，有可能自切割的边缘处形成微小裂痕，尤其是接近边角处。所形成的裂痕可能会朝向集成电路的中心电路区域推进而造成其中的电路区域毁坏。因此，在切割集成电路硅晶片时，为了保护集成电路中心的电路区域，一般会在集成电路硅晶片上介于电路区域以及其边缘间，配置密封环(seal ring)。密封环可以防止，例如，因切割集成电路时的应力(stress)所导致裂痕的任何裂痕侵入集成电路内部的电路区域。此夕卜，密封环也可避免湿气渗入，或是避免例如酸性或碱性的化学物质进入而损坏集成电路内部的电路区域。然而，密封环的材质通常为导电材质，例如金属及衬底(substrate)材料等，虽然密封环可以防止芯片切割产生的裂痕及湿气渗入，但密封环可能将电路区域中的干扰传到外部电路或者将外部干扰电磁信号传到芯片内部的集成电路，进而影响到整体集成电路的运作。虽然在此所称的密封环有密封二字，不过，在本申请当中的密封环并不一定是完全密封。如美国专利案6492716号的第三图所示，其密封环之间有缺口。尽管在其缺口处可能会渗入湿气与酸碱物质，同时也会减损抵抗应力的强度，不过熟悉本项技艺者应能认同这样的结构同样可称之为「密封环」。因此，在本申请中所指称的密封环，并不排除上述具有缺口的密封环结构
技术实现思路
有鉴于前述问题，本专利技术的目的在于提供一种集成电路，其包括至少一密封环具有交错排列结构，可以使得密封环具有高阻抗值，进而防止外部电磁信号干扰集成电路的内部电路运作，并且同时能够防止湿气渗入或是切割芯片可能导致的裂痕。为达上述目的，根据本专利技术的一实施例，本专利技术提供一种集成电路，其包括第一密封环。第一密封环配置于集成电路内。该第一密封环包括至少一交错排列结构，其中，该至少一交错排列结构包括多个交错单元，多个交错单元彼此交错排列连接。在本专利技术的一实施例中，所述集成电路还包括第二密封环，配置于集成电路中且环绕于第一密封环之外。在本专利技术的一实施例中，所述第二密封环构成封闭区域，且第一密封环配置于此封闭区域中。在本专利技术的一实施例中，所述第二密封环为连续线段结构。 在本专利技术的一实施例中，所述第二密封环具有不相等宽度。根据本专利技术的另一实施例，本专利技术提供一种集成电路内的密封环。所述密封环配置于集成电路内且环绕集成电路的电路区域。所述密封环包括至少一交错排列结构，其中，该至少一交错排列结构包括多个交错单元，所述多个交错单元彼此交错排列连接。在本专利技术的一实施例中，该多个交错单元中各个交错单元之间的多个连接面的宽度小于预设宽度值。在本专利技术的一实施例中，所述至少一交错单元与至少一连续线段结构的至少一部分连接的连接面的宽度小于预设宽度值。 在本专利技术的一实施例中，在所述至少一交错单元中相邻的两个交错单元为角对角相连接，且为交错排列连接。在本专利技术的一实施例中，所述至少一交错单元具有不相等体积。在本专利技术的一实施例中，所述至少一交错单元具有不相等形状。在本专利技术的一实施例中，所述至少一连续线段结构的宽度实质上不相等。基于上述，本专利技术提供一种集成电路，其包括至少一密封环具有交错排列结构，所述交错排列结构中的多个交错单元以互相交错的连接方式，使得密封环具有高阻抗的效果。由于交错单元为互相密合的连接方式，使得密封环同时能够防止湿气渗入或是由于芯片切割产生的裂痕。由于具交错排列结构的密封环具有高阻抗，可以避免集成电路内电路运作时产生的干扰传到外部电路，同时可以防止外部电磁信号干扰集成电路的内部电路运作。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图I是本专利技术的一实施例所绘示的一种集成电路结构的示意图；图2、图3、图4A以及图4B是本专利技术的多个实施例分别绘示的多种第一密封环结构的局部放大图；图5至图9是本专利技术的多个实施例分别绘示的多种集成电路结构的示意图。具体实施例方式下面，将参照附图对本专利技术的示例性实施例进行详细描述，以便使本领域技术人员能够实现本专利技术。本专利技术的观念可以以多种形式实施，而不是局限于本文描述的示例性实施例中。为了清楚的目的，在描述中省略了公知部分，而且在整个附图中，相同的附图标记表示相同的元件。图I是根据本专利技术的一实施例所绘示的一种集成电路结构的示意图。请参照图1，集成电路100包括多个焊垫120_1 120_8以及第一密封环110。所述多个焊垫120_1 120_8配置于集成电路100内，且在本实施中，所述多个焊垫120_1 120_8环绕集成电路100内的电路区域(未绘示于图I中)。第一密封环110配置于集成电路内且环绕所述多个焊垫120_1 120_8。第一密封环110包括交错排列结构(staggered structure) 130以及连续线段结构(continuous segment structure) 140。交错排列结构130包括至少一交错单元130_1 130_3。该至少一交错单元130_1 130_3的形状可以为例如四边形。该至少一交错单元130_1 130_3可以与相邻的连续线段结构140彼此交错排列连接，且该至少一交错单元130_1 130_3之间也为彼此交错排列连接。该种配置方式可以使得第一密封环110形成一封闭区域，防止电路区域被应力破坏，且避免湿气的渗入。同时，由于交错排列结构130的所述至少一交错单元130_1 130_3之间具有彼此交错排列连接的配置方式，可以减少所述至少一交错单元130_1 130_3之间的接触面积，因此交错排列结构130具有高阻抗值。如此一来，交错排列结构130可以避免将集成电路内电路运作时产生的干扰传到外部电路，同时可以防止外部电磁信号干扰集成电路的内部电路运作。图2是根据本专利技术的一实施例所绘示的一种第一密封环结构的局部放大图。请参照图2，在本实施例中，第一密封环200包括交错排列结构210以及连续线段结构220。连 续线段结构220在与交错排列结构210平行的部分线段的宽度为宽度W0。交错排列结构210包括多个交错单元210_1 210_3。举例说明，交错单元210_1与交错单元210_2之间连接的连接面宽度可以为宽度Wl ;交错单元210_2与交错单元210_3之间连接的连接面宽度可以为宽度W2 ;交错单元210_3与连续线段结构220之间的连接面宽度可以为宽度W3。另外，宽度W1、W2、W3均小于预设宽度值，例如预设宽度值为宽度W0。第一密封环200的阻抗值可以经由调整宽度Wl W3的设定值而有所不同。当宽度Wl W3的设定值越小时，可相对提高第一密封环200的阻抗值。例如，宽度Wl W3可以设定为小于预设宽度值，所述预设宽度值可以是连续线段结构220的部分线段的宽度W0。在其他实施例中，宽度Wl W3可调整为仅有角对角(corner-to-corner)相连接的接触面宽度。图3是根据本专利技术的一实施例所绘示的一种第本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一密封环，配置于该集成电路内，该第一密封环包括至少一交错排列结构；其中，该至少一交错排列结构包括多个交错单元，该多个交错单元彼此交错排列连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郭秉捷，林鸿文，吉宇杰，
申请(专利权)人：美商威睿电通公司，
类型：发明
国别省市：