封装基板制造技术

一种封装基板，包括一具有线路槽及开口区的介电层、形成于该线路槽中的线路层以及形成于该开口区中的导体块，该开口区具有由多个内部墙壁分隔而成的多个相通的隔间，所以当导体块形成于该开口区中时，得以缩小电镀时该开口区的电流密度分布与该线路槽的电流密度分布间的差异，以避免造成该些导体块厚度不足或中央凹陷等问题。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种封装基板，尤指一种线路层具有大面积导体区块的封装基板。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体封装结构已开发出不同的封装型态。而针对不同的封装结构，亦发展出各种封装用的封装基板，例如芯片尺寸覆晶载板(Flip Chip Chip Size Package，FCCSP)或覆晶载板(Flip Chip ballgrid array FCBGA)。对细间距(fine pitch)的芯片尺寸覆晶载板(FCCSP)或覆晶载板(FCBGA)而言，同时具有细线路(线宽小于IOum)与大尺寸的连接垫(径宽大于130um)、接地区(径宽大于200um)及粗线路(线宽大于20um)。图1A至图1F为现有具细线路与大尺寸金属部的封装基板I的制法。如图1A所示， 提供一表面配置多个线路101及电性连接垫100的承载层10，该承载层10为核心板及多层封装基板的介电层的其中一者。如图1B所示，于该承载层10、线路101及电性连接垫100表面上形成一介电层11，且该介电层11形成友多个盲孔110以显露该电性连接垫100的表面。如图1C所不,于该介电层11表面上形成一导电层13。如图1D所示，于该导电层13表面上形成一阻层14，且于该阻层14上形成多个小面积线路槽141及一大面积开口区140，以显露该些电性连接垫100上的导电层13。如图1E所示，借由该导电层13作为电镀的电流传导路径以形成电性连接该电性连接垫100的线路层15，其包括形成于该线路槽141中的线路151、形成于该些盲孔110中的导电盲孔150、以及形成于该开口区140中的导体区块152。如图1F及图1F’所示，移除该阻层14及其下的导电层13。然而，现有制法中，该导体区块152于电镀形成时，因该开口区140的电流密度小于该线路槽141的电流密度，以致该导体区块152易厚度不足，而与该线路151之间有一落差e，甚至产生凹陷K。如此，将造成该导体区块152的整面厚度不均匀，导致进行增层线路的电性连接时，该增层线路中的介电层厚度分布不均造成增层时的盲孔加工困难，而造成电性连接品质不佳及阻抗控制不良。因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的难题。
技术实现思路
鉴于上述现有技术的缺陷，本技术的一目的在于提供一种封装基板，得以避免造成大面积区导体区块厚度不足或中央凹陷，致该线路层厚度不均匀的问题。本技术的另一目的为提供一种封装基板，以避免后续线路增层时电性连接品质不佳及阻抗控制不良的情况。为达上揭目的及其它目的，本技术提供一种封装基板，其包括一介电层，其具有多个线路槽及至少一开口区，该些线路槽连通该开口区，而该开口区中具有由多个内部墙壁分隔而成的多个相通的隔间，且该开口区的周缘壁面高度大于该内部墙壁的高度；一线路层，形成于该线路槽中；以及导体块，其形成于该开口区的隔间中。前述的封装基板中，位于该开口区边缘的隔间的容积大于其它该隔间的容积。前述的封装基板中，位于该隔间的容积由该开口区边缘向内递减。前述的封装基板中，位于该开口区中间处的内部墙壁的高度大于其它该内部墙壁的高度。前述的封装基板中，该介电层为核心板或多层封装基板的介电层。前述的封装基板中，该介电层中具有多个导电盲孔，且该些线路层位于该导电盲孔的上且电性连接该导电盲孔，而该导体块位于该导电盲孔的上并电性连接部分该导电盲孔。此外，该介电层可包含堆栈的第一介电层与第二介电层，该第一介电层中具有该些导电盲孔，而该第二介电层中具有该线路层及该导体块。前述的封装基板中，该隔间的内部墙壁的顶面外露于该导体块表面，且该些隔间呈几何形状的数组布局。前述的封装基板中，该导体块电性连接该线路层。另外，前述的封装基板中，还包括一绝缘保护层，其设于该介电层与该线路层上，并具有多个开孔，以外露该导体块。由上可知，本技术的封装基板，其借由该开口区中形成多个隔间，使金属材形成于该开口区中时，得以缩小电镀时该开口区的电流密度分布与线路槽的电流密度分布间的差异，以避免造成该些 导体块厚度不足或中央凹陷等问题，以利于后续线路增层结构电性连接线路层时，得以避免电性连接品质不佳及阻抗控制不良的情况。此外，借由位于该开口区边缘的隔间的容积大于其它该隔间的容积的设计，以避免其周围爆充填平能力过强(后续详述)，所以能避免该开口区周围区域线路的金属层较厚的问题。再者，借由位于该开口区中间处的内部墙壁的高度大于其它该内部墙壁的高度的设计，使进行电镀工艺时的铜离子停在该开口区中间处的时间较久，以减少该线路槽与该开口区间的电镀铜厚的差异，而便于进行减铜工艺(后续详述)。附图说明图1A至图1F为现有封装基板的制法剖视示意图；图1F’为图1F的立体剖视示意图；图2A至图2D为本技术封装基板的第一实施例的制法的剖视示意图；其中，图2A’及图2C’分别为图2A及图2C的局部立体图，图2D’及图2D”分别为图2D的不同实施例的立体图及上视图；以及图3A至图3B为本技术封装基板的第二实施例的制法的剖视示意图；其中，图3A’为图3A的另一实施例。主要组件符号说明I, 2, 3封装基板10，20承载层100, 241电性连接垫101, 200a线路11, 22, 250, 32介电层110,210盲孔13, 23a, 33a导电层14阻层140，220，270，270，，320，320，开口区141，221，221，，321线路槽15，200，24，，24”，251，34’线路层150, 240, 252导电盲孔151线路152导体区块21a 第一介电层21b 第二介电层220a, 270a, 322a, 322b内部墙壁220b, 220c, 270b, 270c, 270b，，270c，隔间23金属材24接地垫24a, 34a导体块25线路增层结构26绝缘保护层260开孔27a, 27b电性接触垫320a, 320b, 320c隔间34垫部e落差K凹陷S，T, L, hi, h2高度V, W，dl, d2，d3，dl’，d2’，d3，容积。具体实施方式以下借由特定的具体实施例说明本技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本技术的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“中间”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本技术可实施的范畴。图2A至图2D为本技术封装基板2的第一实施例的制法的剖视示意图。如图2A及图2A’所示，提供一承载层20，其表面配置一图案化线路层200，且该承载层20为核心板及多层封装基板的基材。 接着，于该承载层20上形成一介电层22,且该介电层22具有多个盲孔2本文档来自技高网...

【技术保护点】
一种封装基板，其特征在于，包括：一介电层，其具有多个线路槽及至少一开口区，该线路槽连通该开口区，而该开口区中具有由多个内部墙壁分隔而成的多个相通的隔间，且该开口区的周缘壁面高度大于该内部墙壁的高度；一线路层，其形成于该线路槽中；以及导体块，其形成于该开口区的隔间中。

【技术特征摘要】
1.一种封装基板，其特征在于，包括 一介电层，其具有多个线路槽及至少一开口区，该线路槽连通该开口区，而该开口区中具有由多个内部墙壁分隔而成的多个相通的隔间，且该开口区的周缘壁面高度大于该内部墙壁的闻度； 一线路层，其形成于该线路槽中；以及 导体块，其形成于该开口区的隔间中。2.根据权利要求1所述的封装基板，其特征在于，位于该开口区边缘的隔间的容积大于其它该隔间的容积。3.根据权利要求1所述的封装基板，其特征在于，该些隔间呈几何形状的数组布局。4.根据权利要求1、2或3所述的封装基板，其特征在于，位于该隔间的容积由该开口区边缘向内递减。5.根据权利要求1、2或3所述的封装基板，其特征在于，位于该开口区中间处的内部墙壁的高度大于其它该内部墙壁...

【专利技术属性】
技术研发人员：程石良，陈宗源，陈玮骏，胡迪群，林世民，
申请(专利权)人：欣兴电子股份有限公司，
类型：实用新型
国别省市：