一种半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构，包括衬底、半导体鳍片、栅堆叠、源/漏区以及半导体基体，其中：所述半导体鳍片位于所述半导体基体之上，且与所述半导体基体相连接，所述半导体基体的两端与所述衬底相连接；所述栅堆叠覆盖所述半导体鳍片的中心部分、并延伸至所述衬底表面；所述源/漏区位于所述半导体鳍片的端部分；其中，位于所述半导体鳍片两侧的衬底中具有空腔，所述空腔中具有绝缘材料。相应地，本发明专利技术还提供了一种半导体结构的制造方法。通过将半导体鳍片下方的半导体基体与位于该半导体基体下方的衬底隔离开，不但有效地减小了所述半导体鳍片下方的衬底区域，还降低了半导体器件与衬底之间的漏电流，提高了半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及。
技术介绍
在半导体技术中，围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构。立体型器件结构是指在衬底上形成FinFET，包括在半导体鳍片(Fin)的中间形成沟道区、在半导体鳍片的侧壁上形成栅极以及在半导体鳍片的端面形成源/漏区。在立体型半导体器件结构中，由于沟道区不再包含在体硅或SOI中，而是从这些结构中独立出来，因此，采取蚀刻等方式可以制作出厚度极薄的全耗尽型沟道。然而在立体型半导体器件结构中，虽然通过蚀刻等方式制作的半导体鳍片(鳍型沟道)的厚度可以很薄，然而在鳍形沟道的下方仍然存在部分体硅，由于在立体型半导体器件结构中，主要是利用独立出来的半导体鳍片形成沟道，在半导体鳍片的侧壁形成半导体器件。因此，半导体鳍片下方存在的体硅会使半导体器件(源/漏区)与衬底之间存在漏电流。消除半导体器件与衬底之间的漏电流，是一个亟待解决的问题。
技术实现思路
为了减小半导体器件与衬底之间的漏电流，本专利技术提供了。本专利技术提供的一种半导体结构，该半导体结构包括衬底、半导体鳍片、栅堆叠、源/漏区以及半导体基体，其中所述半导体鳍片位于所述半导体本文档来自技高网...

【技术保护点】
一种半导体结构，该半导体结构包括衬底(100)、半导体鳍片(200)、栅堆叠、源/漏区以及半导体基体(120)，其中：所述半导体鳍片(200)位于所述半导体基体(120)之上，且与所述半导体基体(120)相连接，所述半导体基体(120)的两端与所述衬底(100)相连接；所述栅堆叠覆盖所述半导体鳍片(200)的中心部分、并延伸至所述衬底(100)表面；所述源/漏区位于所述半导体鳍片(200)的端部分；其中，位于所述半导体鳍片(200)两侧的衬底(100)中具有空腔(400)，所述空腔中(400)中具有绝缘材料(500)。

【技术特征摘要】
1.一种半导体结构，该半导体结构包括衬底(100)、半导体鳍片(200)、栅堆叠、源/漏区以及半导体基体(120)，其中 所述半导体鳍片(200)位于所述半导体基体(120)之上，且与所述半导体基体(120)相连接，所述半导体基体(120)的两端与所述衬底(100)相连接； 所述栅堆叠覆盖所述半导体鳍片(200)的中心部分、并延伸至所述衬底(100)表面； 所述源/漏区位于所述半导体鳍片(200)的端部分； 其中，位于所述半导体鳍片(200)两侧的衬底(100)中具有空腔(400)，所述空腔中(400)中具有绝缘材料(500)。2.根据权利要求1所述的半导体结构，其中，所述半导体基体(120)的材料为单晶S1、单晶Ge、单晶SiGe中的一种或者其任意组合。3.根据权利要求1或2所述的半导体结构，其中，在所述半导体基体(120)的表面存在介质膜(130)。4.根据权利要求3所述的半导体结构，其中，所述介质膜(130)为氧化膜。5.根据权利要求1至4之一的半导体结构，其中，所述位于所述半导体鳍片(200)两侧的衬底(100)中的空腔(400)是连通的。6.一种半导体结构的制造方法，该方法包括 a)提供衬底(100)，在所述衬底(100)上形成半导体鳍片(200)，在该半导体鳍片(200)的侧壁形成侧墙(220)； b)刻蚀所述半导体鳍片(200)两侧的衬底(100)以形成空腔(400)，其中，与所述半导体鳍片(200)相连接且位于所述空腔(400)之上的衬底(100)部分为半导体基体(120)； c)在所述空腔(400)内填充绝缘材料(500)； d)形成栅堆叠、以及源/漏区。7.根据权利要求6所述的方法，其中 所述半导体基体(120)的材料为单晶S1、单晶Ge、单晶SiGe中的一种...

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：