带有绝缘埋层的半导体结构及其制备方法技术

本发明专利技术涉及半导体技术领域，公开了一带有绝缘埋层的半导体结构，包括：支撑衬底、通过绝缘埋层与所述支撑衬底隔离的顶层半导体层，形成于所述顶层半导体层上的MOS晶体管结构，其特征在于，所述顶层半导体层和绝缘埋层之间还包括半导体缓冲层，且所述半导体缓冲层材料的禁带宽度大于所述顶层半导体层材料的禁带宽度。本发明专利技术还公开了带有绝缘埋层的半导体结构制备方法，将覆盖有绝缘埋层的第一半导体衬底和覆盖有半导体缓冲层的第二半导体衬底键合，并将第二半导体衬底减薄作为顶层半导体层，用于制备半导体器件结构。

【技术实现步骤摘要】
带有绝缘埋层的半导体结构及其制备方法
本专利技术涉及半导体
，特别涉及带有绝缘埋层的半导体结构及其制备方法。
技术介绍
近半个多世纪以来，集成电路行业得到了迅猛发展，为信息时代的来临提供了硬件上的保障，也渗透到了社会的各个方面，包括具有恶劣环境的航空航天、军事、核电等领域。然而，由于宇宙和外层空间中存在着大量的宇宙射线(如α粒子、γ射线、高能中子等)，对集成电路会产生总剂量、单粒子事件、瞬时辐射等辐射效应。如果辐射环境中采用的集成电路没有经过特别的抗辐射加固，这些电路的性能很快就会退化以至失效。因此，具有高抗辐射能力的器件和电路对于军事、空间等应用领域是十分重要的，集成电路中半导体器件的抗辐照加固技术已经成为当前的研究热点。众所周知，金属-氧化物-半导体场效应晶体管(MOSFET晶体管)是集成电路领域的重要元器件，具有高速、高集成度、低成本等众多优点。随着半导体技术的发展，器件尺寸不断缩小，集成度越来越高，面对体硅半导体器件暴露出的短沟道效应、寄生可控硅闩锁效应、浅结及接触对成品率的影响以及高功耗、低速度等问题越来越凸现出来。而作为全介质隔离的SOI(Silicononinsulator，绝缘体上硅)技术，有着许多体硅技术不可比拟的优越性。SOICMOS器件具有功耗低、抗干扰能力强、集成密度高(隔离面积小)、速度高(寄生电容小)、工艺简单、抗辐射能力强、并衬底消除了体硅CMOS器件的寄生闩锁效应等优点。因此，基于SOI的半导体结构越来越受到行业的青睐。图1为传统SOIMOS晶体管结构示意图。如图1所示，现有技术中常规使用的SOIMOS晶体管基于SOI衬底制备而成，所涉及的半导体基底包括用于形成半导体器件的顶层半导体层130，该顶层半导体层130通过二氧化硅埋层120与支撑衬底110隔离。而该MOS晶体管形成于顶层半导体层130上，包括有源区101a/101b、位于有源区101a、101b之间的沟道区域104以及位于沟道区域104上方、依次覆盖顶层半导体层130表面的栅氧化层103和多晶硅栅102。此外，MOS晶体管结构周围还形成有浅沟槽隔离结构105，用以实现其与顶层半导体层130上其他半导体结构之间的隔离。与体硅及其他单一材料的半导体衬底器件相比，以SOI器件为代表的带有绝缘埋层的半导体器件，由于在结构上引入了二氧化硅埋层120，将MOS晶体管结构与支撑衬底110隔离，并结合浅沟槽隔离(ShallowTrenchIsolation，STI)技术，实现了半导体器件之间完全通过绝缘介质层进行隔离，使MOS晶体管形成的CMOS电路实现了完全的介质隔离，PN结面积小，不存在体硅CMOS技术中寄生的场区MOS管和可控硅机构，因此辐射产生的光电流可以比体硅CMOS电路小近三个数量级。然而，埋氧层的存在对于SOI器件抗总剂量效应的能力是负面的。当器件处于辐射环境中持续受到电离辐射(如X射线、γ射线等)时，会产生总剂量辐射效应。而电离辐射主要在氧化层中以及氧化层-硅界面产生电荷和缺陷，从而引起器件的阈值电压漂移、跨导降低、亚阈值电流增大、低频噪声增大。辐射能量会在氧化层中激发电子-空穴对，对于辐射产生的电子-空穴对，一般认为，产生的电子很快会移出氧化层，一部分空穴也会移出氧化层，而另一部分空穴则被氧化层中的空穴陷阱俘获成为正固定电荷，电子被俘获形成负电荷的相对要少得多。因此，相对于如图1所示的SOIMOS晶体管而言，辐射会在二氧化硅埋层120中产生正电荷，还会产生二氧化硅埋层120-顶层半导体层130/支撑衬底110界面陷阱，使MOS晶体管靠近二氧化硅埋层120的背界面区域耗尽，甚至反型，从而形成MOS晶体管有源区101a、101b之间的泄漏通道106，使得集成电路的静态功耗上升，引起电路可靠性的退化甚至功能的失效。为了提高SOI器件的抗总剂量辐射能力，现有技术中常引入特殊的加固技术，如在二氧化硅埋层120中注入硅，产生电子缺陷，以补偿陷入氧化层的正电荷，或在采用SIMOX(注氧隔离技术)材料时降低SOI基底制备过程中的氧注入计量，从而减薄二氧化硅埋层120，实现加固效果。然而，采用加固技术只能在一定程度改善SOI器件的抗总剂量辐射能力，效果却并不明显。同时，在加固过程中，不可避免的对器件表面造成损伤，影响器件性能。随着SOICMOS集成电路在辐射环境下得到越来越广泛的应用，如何抑制辐射导致的寄生泄漏通道的开启，降低总剂量效应对SOI器件的影响，提高器件的抗辐射特性，具有重要意义。
技术实现思路
本专利技术所要解决的技术是，提供一种带有绝缘埋层的半导体结构，具有优良的抗单粒子效应、抗瞬时辐射和抗总剂量辐射效果，能够提高半导体结构的抗辐照能力。本专利技术提供的带有绝缘埋层的半导体结构包括：支撑衬底、通过绝缘埋层与所述支撑衬底隔离的顶层半导体层，形成于所述顶层半导体层上的MOS晶体管结构，环绕所述MOS晶体管的浅沟槽隔离结构，其中，所述顶层半导体层和绝缘埋层之间还包括半导体缓冲层，所述浅沟槽隔离结构包括形成于沟槽中的绝缘层和位于绝缘层与顶层半导体层间的半导体缓冲层，且所述半导体缓冲层材料的禁带宽度大于所述顶层半导体层材料的禁带宽度。作为可选的技术方案，所述半导体缓冲层为碳化硅、氮化硅、氮化镓、砷化镓中任意一种或几种的叠层结构，所述半导体缓冲层厚度为3nm～15nm。作为可选的技术方案，所述顶层半导体层为单晶硅或应变硅或锗硅或锗；所述支撑衬底为单晶硅衬底或锗衬底或蓝宝石衬底，所述绝缘埋层为二氧化硅层。本专利技术同时还提供一带有绝缘埋层的半导体制备方法，该方法包括以下步骤：提供第一半导体衬底，并在所述第一半导体衬底表面形成一绝缘埋层；提供第二半导体衬底，并在所述第二半导体衬底表面形成一半导体缓冲层；将所述绝缘埋层表面与半导体缓冲层表面对准键合；对所述第二半导体衬底进行减薄及表面平坦化，形成顶层半导体层；在所述顶层半导体层制备形成MOS晶体管结构；在顶层半导体层环绕所述MOS晶体管的区域形成浅沟槽隔离，包括：在顶层半导体层上定义浅沟槽隔离区域，并图形化刻蚀形成沟槽；在所述沟槽内形成覆盖所述沟槽内表面的半导体缓冲层；在所述内表面覆盖有半导体缓冲层的沟槽内填充绝缘层。其中，所述半导体缓冲层的禁带宽度大于所述第二半导体衬底的禁带宽度。作为可选的技术方案，所述绝缘埋层为二氧化硅层，采用热氧化或化学气相沉积方法形成，所述绝缘埋层厚度为50nm～1000nm；所述半导体缓冲层为碳化硅、氮化硅、氮化镓、砷化镓中任意一种或几种的叠层结构，采用外延或化学气相沉积方法形成，所述半导体缓冲层厚度为3nm～15nm。作为可选的技术方案，所述第二半导体衬底采用湿法腐蚀或干法刻蚀方法减薄，并采用化学机械抛光方法实现表面平坦化；第二半导体衬底减薄形成的所述顶层半导体层厚度为50nm～500nm。作为可选的技术方案，所述第一半导体衬底为单晶硅衬底或锗衬底或蓝宝石衬底，所述第二半导体衬底为单晶硅或应变硅或锗硅或锗衬底。本专利技术提供的带有绝缘埋层的半导体结构及其制备方法，采用绝缘埋层将制备MOS晶体管等半导体结构的顶层半导体层与支撑衬底隔离，能够有效提高半导体结构的抗单粒子效应和抗瞬时辐射；同时，该带有绝缘埋层的半导体结构中，制备MOS晶体管等半导体结构的顶层半本文档来自技高网...

【技术保护点】
一种带有绝缘埋层的半导体结构，包括：支撑衬底、通过绝缘埋层与所述支撑衬底隔离的顶层半导体层，形成于所述顶层半导体层上的MOS晶体管结构，其特征在于，所述顶层半导体层和绝缘埋层之间还包括半导体缓冲层，且所述半导体缓冲层材料的禁带宽度大于所述顶层半导体层材料的禁带宽度。

【技术特征摘要】
1.一种带有绝缘埋层的半导体结构，包括：支撑衬底、通过绝缘埋层与所述支撑衬底隔离的顶层半导体层，形成于所述顶层半导体层上的MOS晶体管结构，环绕所述MOS晶体管的浅沟槽隔离结构，其特征在于，所述顶层半导体层和绝缘埋层之间还包括半导体缓冲层，所述浅沟槽隔离结构包括形成于沟槽中的绝缘层和位于绝缘层与顶层半导体层间的半导体缓冲层，且所述半导体缓冲层材料的禁带宽度大于所述顶层半导体层材料的禁带宽度。2.根据权利要求1所述的带有绝缘埋层的半导体结构，其特征在于，所述半导体缓冲层为碳化硅、氮化硅、氮化镓、砷化镓中任意一种或几种的叠层结构。3.根据权利要求1所述的带有绝缘埋层的半导体结构，其特征在于，所述半导体缓冲层厚度为3nm～15nm。4.根据权利要求1所述的带有绝缘埋层的半导体结构，其特征在于，所述顶层半导体层为单晶硅或应变硅或锗硅或锗；所述支撑衬底为单晶硅衬底或锗衬底或蓝宝石衬底。5.根据权利要求1所述的带有绝缘埋层的半导体结构，其特征在于，所述绝缘埋层为二氧化硅层。6.一种带有绝缘埋层的半导体结构制备方法，包括以下步骤：提供第一半导体衬底，并在所述第一半导体衬底表面形成一绝缘埋层；提供第二半导体衬底，并在所述第二半导体衬底表面形成一半导体缓冲层；将所述绝缘埋层表面与半导体缓冲层表面对准键合；对所述第二半导体衬底进行减薄及表面平坦化，形成顶层半导体层；在所述顶层半导体层制备形成MOS晶体管结构；在顶层半导体层环绕所述MOS晶体...

【专利技术属性】
技术研发人员：范春晖，王全，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：