一种沟槽MOS结构肖特基二极管及其制备方法技术

本发明专利技术公开了一种沟槽MOS结构肖特基二极管，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近；本发明专利技术还提供一种制备方法，可以实现两次光刻工艺实现器件的生产制造。

【技术实现步骤摘要】
一种沟槽MOS结构肖特基二极管及其制备方法
本专利技术涉及到一种沟槽MOS结构肖特基二极管，本专利技术还涉及一种沟槽MOS结构肖特基二极管的制备方法。
技术介绍
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到沟槽结构的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点。肖特基二极管可以通过多种不同的布局技术制造，最常用的平面布局。BJBaliga的第5612567号专利中示出了典型的沟槽型布局。沟槽型肖特基二极管的制造工艺需要大量掩膜版和制造步骤。需要通过改善器件结构以减少工艺步骤和掩膜版数量的方法制造沟槽肖特基二极管。
技术实现思路
本专利技术针对上述问题提出，提供一种沟槽MOS结构肖特基二极管及其制备方法。一种沟槽MOS结构肖特基二极管，其特征在于：包括：多个沟槽位于半导体材料表面；沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽之间半导体材料上部设置有绝缘介质；沟槽侧壁的上部为肖特基势垒结；沟槽内填充有栅极介质；半导体装置表面和背部区域覆盖有金属层。所述的沟槽MOS结构肖特基二极管的制备方法，其特征在于：包括如下步骤：1)在半导体材料衬底上的半导体材料漂移层的表面形成绝缘介质；2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质，然后刻蚀去除部分裸露半导体材料形成沟槽；3)在沟槽内壁形成绝缘介质；4)淀积栅极介质，对栅极介质进行掺杂，然后进行栅极介质反刻蚀；5)腐蚀去除沟槽侧壁绝缘介质；6)对栅极介质进行回刻蚀；7)在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结；8)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；9)进行背面金属化工艺，在背面形成金属。本专利技术的沟槽垂直MOS结构肖特基二极管，当器件接反向偏压时，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近，从而提高了器件的方向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度降低器件的正向导通电阻。本专利技术的沟槽垂直MOS结构肖特基二极管的制备方法，可以使用两次光刻工艺实现器件的生产制造，省略传统制作方法的接触区的光刻工艺，本专利技术降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。附图说明图1为本专利技术的沟槽MOS结构肖特基二极管的一种剖面示意图。图2为本专利技术一种实施方式工艺第一步的剖面示意图。图3为本专利技术一种实施方式工艺第二步的剖面示意图。图4为本专利技术一种实施方式工艺第三步的剖面示意图。图5为本专利技术一种实施方式工艺第四步的剖面示意图。图6为本专利技术一种实施方式工艺第六步的剖面示意图。图7为本专利技术一种实施方式工艺第七步的剖面示意图。其中，1、衬底层；2、漂移层；3、漂移层沟槽区；4、热氧化氧化层；5、栅极氧化层；6、栅极多晶硅；7、肖特基势垒结；8、元胞部分；9、终端部分；10、上表面金属层；11、下表面金属层。具体实施方式实施例1图1为本专利技术的一种沟槽MOS结构肖特基二极管，下面结合图1详细说明本专利技术的半导体装置。一种沟槽MOS结构肖特基二极管，包括：衬底层1，为N导电类型半导体硅材料，在衬底层1下表面，通过下表面金属层11引出电极；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料；漂移层沟槽区3，位于漂移层2上部；热氧化氧化层4位于漂移层2上表面，为半导体硅材料氧化物；垂直沟槽位于硅体内，其内壁部分生长有栅极氧化层5，沟槽内填充有栅极多晶硅6，沟槽边侧上部有肖特基势垒结7；器件边缘设置有沟槽结构终端部分9；器件上表面附有上表面金属层10，为器件引出另一电极。其制作工艺包括如下步骤：第一步，在具有N型衬底层1的N型半导体硅材料漂移层2的表面进行热氧化工艺形成热氧化氧化层4，如图2所示；第二步，进行一次光刻腐蚀工艺，半导体材料表面去除部分热氧化氧化层4，然后刻蚀去除部分裸露半导体硅材料形成沟槽，如图3所示；第三步，在沟槽内壁的生长栅极氧化层5，如图4所示；第四步，淀积栅极多晶硅6，对栅极多晶硅6进行掺杂，然后进行栅极多晶硅6反刻蚀，刻蚀掉部分栅极多晶硅，如图5所示；第五步，腐蚀去除沟槽侧壁栅极氧化层5；第六步，对栅极多晶硅6进行回刻蚀，如图6所示；第七步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结7，如图7所示；第八步，在整个半导体材料衬底的表面形成金属，进行二次光刻腐蚀工艺，去除表面部分金属，形成表面金属层10；第九步，进行背面金属化工艺，在背面形成金属，形成表面金属层11。如上所述，采用上述实施例结构和制备方法，与现有的技术相比，可以使用两次光刻工艺实现器件的生产制造，省略传统制作方法的接触区的光刻工艺，本专利技术降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。本专利技术的沟槽垂直MOS结构肖特基二极管，当器件接反向偏压时，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近，从而提高了器件的方向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度降低器件的正向导通电阻。通过上述实例阐述了本专利技术，同时也可以采用其它实例实现本专利技术，本专利技术不局限于上述具体实例，因此本专利技术由所附权利要求范围限定。本文档来自技高网...

【技术保护点】
一种沟槽MOS结构肖特基二极管，其特征在于：包括：多个沟槽位于半导体材料表面；沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽之间半导体材料上部设置有绝缘介质；沟槽侧壁的上部为肖特基势垒结；沟槽内填充有栅极介质；半导体装置表面和背部区域覆盖有金属层。

【技术特征摘要】
1.一种沟槽MOS结构肖特基二极管，其特征在于：包括：多个沟槽位于半导体材料表面；沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽之间半导体材料上部设置有绝缘介质；沟槽侧壁的上部为肖特基势垒结；沟槽内填充有栅极介质；半导体装置表面和背部区域覆盖有金属层，表面金属层设置于沟槽内上部，连接肖特基势垒结和栅极介质；肖特基二极管边缘设置有上述沟槽的终端结构，终端结构表面设置相互隔离金属层。2.如权利要求1所述的肖特基二极管，其特征在于：所述的栅极介质为多晶硅。3.如权利要求1所述的肖特基二极管，其特征在于：所述的绝缘介质为二氧化硅。4.如权利要求1所述的沟槽MOS结构肖特基二极管的制备方法，其特...

【专利技术属性】
技术研发人员：朱江，盛况，
申请(专利权)人：朱江，盛况，
类型：发明
国别省市：