肖特基二极管的制造方法技术

本发明专利技术公开了一种肖特基二极管的制造方法，步骤包括：1）在N型高掺杂硅基片正面生长低掺杂N型外延层；2）在外延层上生长非掺杂氧化硅硬掩膜层；3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；4）沟槽刻蚀；5）沟槽内生长栅氧；6）在沟槽内填充多晶硅，并回刻至外延层上表面；7）去除氮化硅硬掩膜层；8）生长接触孔介质膜，接触孔图形化后，去除接触孔介质膜；9）刻蚀掉氧化硅硬掩膜；10）淀积金属阻障层、金属阳极和金属阴极。本发明专利技术通过改变肖特基二极管的制作工艺流程和金属前介质膜的膜质，减少了接触孔刻蚀过程中沟槽栅氧化膜的损失，避免了沟槽栅氧化膜凹槽的形成，从而改善了肖特基二极管的漏电和耐压问题。

【技术实现步骤摘要】
肖特基二极管的制造方法
本专利技术涉及集成电路制造领域，特别是涉及肖特基二极管的制造方法。
技术介绍
沟槽型MOS肖特基二极管因为正向导通电阻小、反向偏压漏电小的特性，被广泛应用在整流器等电力器件中。目前，肖特基二极管的制作工艺流程可参阅图1所示，包括有以下工艺步骤：步骤1，如图1（A）所示，在N+硅基片101上使用外延的方法生长一层N-外延层102（EPI）；用化学气相沉积工艺生长一层厚度为1000～3000的二氧化硅硬掩膜层103，然后光刻和干法刻蚀二氧化硅硬掩膜层103，去胶，干法刻蚀形成硅沟槽111的图形。步骤2，如图1（B）所示，用湿法刻蚀去除二氧化硅硬掩膜层103。可以使用BOE（缓冲氢氟酸蚀刻液）等刻蚀二氧化硅的药液。步骤3，如图1（C）所示，使用热氧化法生长一层栅极氧化膜105。因为这层栅极氧化膜105和器件的反向耐压有直接关系，所以要选用形成的氧化膜质量较好的热氧化法。该栅极氧化膜105的厚度一般在800～4000之间。步骤4，如图1（D）所示，用化学气相沉积法填充多晶硅106。步骤5，如图1（E）所示，干法刻蚀多晶硅106。在非沟槽区域，刻蚀停止在栅极氧化膜105上；在沟槽区域，多晶硅在沟槽内有500～3000的刻蚀量。步骤6，如图1（F）所示，用化学气相沉积法沉积接触孔（Contact）介质膜112。一般这层介质膜是硼磷共掺的氧化膜，用于吸收金属离子等杂质，厚度在4000～10000之间。步骤7，如图1（G）所示，光刻工艺定义出需要刻蚀的区域，用干法或者湿法刻蚀定义出接触孔区域。因为栅极氧化膜105和接触孔介质膜112没有选择比，同时接触孔刻蚀要保证一定的过刻蚀量，以保证没有氧化膜残留，所以在硅片表面栅极氧化膜105区域形成一个凹形的沟槽，这个凹槽介于N-外延层102和硅沟槽111之间。步骤8，如图1（H）所示，用化学气相沉积（CVD）或者物理气相沉积（PVD）方法沉积一层金属阻障层107和阳极金属108，最后在硅基板背面形成阴极金属109。因为前面提到的凹槽的存在，阳极金属会填充在凹槽中，在沟槽之间的硅平台边缘会形成尖锐的半导体和金属接触，造成一定程度的漏电问题及BV（崩溃电压）降低的问题。
技术实现思路
本专利技术要解决的技术问题是提供一种肖特基二极管的制造方法，它可以解决沟槽型MOS型肖特基二极管的漏电和BV偏低的问题。为解决上述技术问题，本专利技术的肖特基二极管的制造方法，肖特基二极管的制造方法，其特征在于，步骤包括：1）在N型高掺杂硅基片正面生长低掺杂N型外延层；2）在外延层上生长非掺杂氧化硅硬掩膜层；3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；4）在外延层上刻蚀出沟槽；5）用热氧化法在沟槽内生长一层栅极氧化硅；6）在沟槽内填充多晶硅，然后将多晶硅回刻至外延层的上表面；7）去除氮化硅硬掩膜层；8）生长接触孔介质膜，进行接触孔的图形化，然后刻蚀去除接触孔介质膜；9）刻蚀去除氧化硅硬掩膜；10）淀积金属阻障层和金属阳极，并在硅基片背面淀积金属阴极。较佳的，步骤4）和步骤5）之间还包括步骤：刻蚀氧化硅硬掩膜层，使氮化硅硬掩膜层下方形成切口形貌。较佳的，步骤9）和步骤10）之间，还包括步骤：刻蚀多晶硅和外延层，使栅极氧化硅凸出。本专利技术通过改变肖特基二极管的制作工艺流程（例如，改变了沟槽刻蚀和多晶硅回刻的顺序）和金属前介质膜的膜质（从BPSG改为PSG），在PSG下面保留一层非掺杂的氧化膜（NSG），使接触孔刻蚀过程中，在保证足够的工艺窗口的前提下，减少了沟槽栅氧化膜（NSG）的损失，避免了沟槽栅氧化膜凹槽的形成，甚至是形成凸出的沟槽栅氧化膜的形貌，从而改善了肖特基二极管的漏电和耐压问题。附图说明图1是现有的肖特基二极管的制作工艺流程示意图。图2是本专利技术的肖特基二极管的制作工艺流程示意图。图3是PSG刻蚀速率与磷浓度的关系图。图4是用本专利技术实施例的方法制作的肖特基二极管的结构示意图。图中附图标记说明如下：101：硅基片102：外延层103：二氧化硅硬掩膜层104：氮化硅硬掩膜层105：栅极氧化膜106：多晶硅107：金属阻障层108：金属阳极109：金属阴极110：接触孔介质膜（掺磷氧化膜，PSG）111：沟槽112：接触孔介质膜（硼磷共掺的氧化膜，BPSG）具体实施方式为对本专利技术的
技术实现思路
、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：本实施例的肖特基二极管的制作流程，请参见图2所示，包括以下工艺步骤：步骤1，如图2（A）所示，在高掺杂N型硅基片101的正面用外延的方法生长一层低掺杂N型单晶硅作为外延层102，该N-外延层102的厚度在5～10μm之间，掺杂浓度在1E12～1E15/cm2之间。在N-外延层102上面生长一层厚度为150～500的非掺杂的二氧化硅硬掩膜层103，这一层二氧化硅有两个作用：一是消除氮化硅硬掩膜层104和硅基板由于膨胀系数不同造成的应力问题，二是在接触孔刻蚀的时候作为阻挡层，减小刻蚀对硅基板的损伤。这一层二氧化硅硬掩膜层103可以采用热氧化法生长，也可以采用常压化学气相沉积法生长。由于在本实施例中需要用到湿法去除，用常压化学气相沉积方法生长的氧化膜的湿法刻蚀速率比热氧化方法生长的沟槽栅氧化膜更快，所以在防止形成沟槽栅氧化膜凹陷的效果上更好。二氧化硅硬掩膜层103的厚度不能太厚，否则会造成湿法刻蚀量加大，导致沟槽栅氧化膜损失。在二氧化硅硬掩膜层103上方用化学气相沉积方法沉积一层厚度为1000～4500的氮化硅硬掩膜层104。氮化硅硬掩膜层104的厚度主要由刻蚀沟槽的深度决定。经过图形化和干法刻蚀工艺，在硅外延层102上形成规律排列的沟槽111，沟槽111的深度在1～4μm之间。步骤2，使用湿法刻蚀将非掺杂的二氧化硅硬掩膜层103刻蚀掉100～1000，使氮化硅硬掩膜层104下方形成切口形貌，如图2（B）所示。湿法刻蚀液为HF或者HF缓冲液。这一步的目的是使沟槽111顶部在栅极氧化以后可以比较圆滑，防止尖端放电。步骤3，如图2（C）所示，使用高温炉管（温度一般在1000℃以上）淀积500～4000的栅极氧化膜105。步骤4，如图2（D）所示，使用化学气相沉积法，在沟槽111内填充多晶硅106，使沟槽111被多晶硅106填满。步骤5，如图2（E）所示，使用干法刻蚀工艺，将氮化硅硬掩膜层104上方的多晶硅106全部去除掉。氮化硅硬掩膜层104是刻蚀停止层，沟槽111内的多晶硅106刻蚀到硅外延层102的上表面。步骤6，如图2（F）所示，湿法刻蚀去除氮化硅硬掩膜层104。湿法药液是热磷酸，刻蚀停止在二氧化硅硬掩膜层103上。步骤7，如图2（G）所示，用PECVD（等离子体增强化学气相沉积法）方法沉积一层掺杂磷的氧化硅（PSG）作为接触孔介质膜（PMD）110。该PSG中的磷浓度在6%以上。如图3所示，根据实验数据，在刻蚀条件为：腔体压力55毫托，功率500W，磁场强度25高斯，刻蚀气体为：C2H4F45sccm，CHF380sccm，Ar90sccm时，磷浓度小于4%的情况下，PSG的刻蚀速率没有明显增加；当磷浓度在4%～8%之间时，PSG刻蚀速率有明显的增加；当磷浓度大于8%以后，刻蚀速率趋于稳定。因此，为了达到PSG氧化膜110和二氧化硅硬掩膜1本文档来自技高网...

【技术保护点】
肖特基二极管的制造方法，其特征在于，步骤包括：1）在N型高掺杂硅基片正面生长低掺杂N型外延层；2）在外延层上生长非掺杂氧化硅硬掩膜层；3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；4）在外延层上刻蚀出沟槽；5）用热氧化法在沟槽内生长一层栅极氧化硅；6）在沟槽内填充多晶硅，然后将多晶硅回刻至外延层的上表面；7）去除氮化硅硬掩膜层；8）生长接触孔介质膜，进行接触孔的图形化，然后刻蚀去除接触孔介质膜；9）刻蚀去除氧化硅硬掩膜；10）淀积金属阻障层和金属阳极，并在硅基片背面淀积金属阴极。

【技术特征摘要】
1.肖特基二极管的制造方法，其特征在于，步骤包括：1)在N型高掺杂硅基片正面生长低掺杂N型外延层；2)在外延层上生长非掺杂氧化硅硬掩膜层；3)在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；4)在外延层上刻蚀出沟槽；刻蚀氧化硅硬掩膜层，使氮化硅硬掩膜层下方形成切口形貌；5)用热氧化法在沟槽内生长一层栅极氧化硅；6)在沟槽内填充多晶硅，然后将多晶硅回刻至外延层的上表面；7)去除氮化硅硬掩膜层；8)生长接触孔介质膜，进行接触孔的图形化，然后刻蚀去除接触孔介质膜；所述接触孔介质膜为掺杂磷的氧化硅，所述掺杂磷的氧化硅中的磷浓度在6％以上；...

【专利技术属性】
技术研发人员：刘鹏，吴智勇，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31