一种多组件的芯片封装结构制造技术

本发明专利技术涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；层叠在所述第二组件之上的至少一个第三组件；所述第三组件位于所述第二组件的外侧，所述第三组件以及所述第三组件与所述第二组件互相分离，不接触；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件。

【技术实现步骤摘要】

本专利技术涉及半导体封装，尤其涉及一种包括多个组件的芯片封装结构。
技术介绍
随着电子元件的小型化，轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以来达到缩小封装体积的效果。因此，多芯片封装结构已经成为一新的热点。然而，在多芯片半导体封装结构中，芯片间的连接方法对半导体封装的尺寸和性能具有至关重要的影响。图1所示为采用现有技术的一种多芯片封装结构的剖 面图。在该实现方式中，下层芯片3和上层芯片5堆叠设置在印刷电路板I上。下层芯片3的一表面通过粘合剂7连接至印刷电路板I的上表面；上层芯片5的一表面通过粘合剂9连接至下层芯片3的另一表面。采用这种实现方式，为了暴露底层芯片3边缘上的焊垫，上层芯片5的宽度需要小于下层芯片3的宽度。底层芯片3上的焊垫和上层芯片5上的焊垫分别通过第一组键合引线11和第二组键合引线15电性连接至印刷电路板I。因此，第二组键合引线15的高度要大于上层芯片5。这样，用于封装第一组键合引线11和第二组键合引线15以及上层芯片5和下层芯片3的塑封壳的厚度会较大。另外，这样的键合引线由于自身存在电感和/或电阻的干扰，因此影响芯片的高频性能。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种多组件的芯片封装结构，以解决现有技术中封装厚度过大，以及封装结构对芯片性能的不利影响。依据本专利技术一实施例的多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；层叠在所述第二组件之上的至少一个第三组件；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件；其中，所述第三组件，所述第一组件和所述第二组突起结构组成一弯折结构。依据本专利技术一实施例的芯片封装结构中，所述第三组件包括第一直线部分和至少一第一弯折部分；所述第一直线部分位于所述第二组件的上方，并与所述第二组件不接触；所述第一弯折部分的第一端与所述第一直线部分连接；所述第一弯折部分的第二端通过所述第二组突起结构连接至所述第一组件。依据本专利技术另一实施例的芯片封装结构中，所述第一组件包括第二直线部分和至少一第二弯折部分；所述第二直线部分与所述第一组突起结构连接；所述第二弯折部分的第一端连接至所述第二直线部分；所述第二弯折部分的第二端通过所述第二组突起结构连接至所述第三组件。进一步的，所述第一组件包括一印刷电路板或者一弓丨线框架。所述弓丨线框架可以包括多个指状弓I脚。进一步的，所述第二组件包括一芯片。进一步的，所述第三组件包括一芯片或者一磁性元件。优选的，所述第三组件之间以及所述第三组件与所述第二组件之间互相分离，不 接触。优选的，所述芯片封装结构还包括位于所述第二组件和所述第三组件之间，以及所述第三组件之间的粘合层。优选的，所述第一组突起结构和所述第二组突起结构包括凸块或者焊锡球。依据本专利技术实施例的多组件的芯片封装结构，所有组件都采用倒装形式的连接方式，位于上层的组件通过弯折部分来实现与底层组件的电性连接，因此芯片封装结构的厚度大大减小，避免了键合引线的连接方式给芯片性能带来的负面影响，不仅具有很好的机械稳定性，同时也具有很好的电气稳定性。另外，对磁性元件而言，如电感等，其体积一般都较大，采用依据本专利技术的层叠式的多组件的芯片封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。附图说明图1所示为采用现有技术的一种多芯片封装结构的剖面图；图2所示为依据本专利技术第一实施例的多组件的芯片封装结构的剖面图；图3所示为依据本专利技术第二实施例的多组件的芯片封装结构的剖面图。具体实施例方式以下结合附图对本专利技术的几个优选实施例进行详细描述，但本专利技术并不仅仅限于这些实施例。本专利技术涵盖任何在本专利技术的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本专利技术有彻底的了解，在以下本专利技术优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本专利技术。实施例一参考图2，所示为依据本专利技术第一实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构200包括位于底层的印刷电路板201 (第一组件)，位于印刷电路板201之上的芯片204(第二组件)，以及层叠在芯片204之上的芯片205和电感207(第三组件)。这里，芯片204，芯片205和电感207之间相互间隔，互不接触，以实现良好的电气隔离。芯片204通过一组焊锡球202 (第一连接结构)电性连接至印刷电路板201 ;芯片205和电感207通过一组位于芯片204外侧的另一组焊锡球203电性连接至印刷电路板201。具体的，芯片205包括一第一直线部分205-1和两个第一弯折部分205_2 ;第一直线部分205-1位于芯片204的上方，第一弯折部分205-2位于芯片204的两侧，第一弯折部分205-2的一端与第一直线部分205-1连接，另一端通过焊锡球203连接至印刷电路板201。类似的，电感207包括第一直线部分207-1和两个第一弯折部分207-2 ;第一直线部分207-1位于芯片205的第一直线部分205-1的上方，第一弯折部分207-2位于芯片205的第一弯折部分的两侧，第一弯折部分207-2的一端与第一直线部分207-1连接，另一端通过焊锡球203连接至印刷电路板201。 芯片205，印刷电路板201和焊锡球203组成一弯折机构。在该实施例中，通过第三组件(芯片205和电感207)的弯折部分，不仅可以实现与印刷电路板的电性连接，另一方面，与印刷电路板一起也实现了对第三组件的机械支撑作用。为了更好的实现不同组件之间的隔离以及芯片封装结构的稳定性，在该实施例中，芯片封装结构200还包括位于芯片204、芯片205和电感207之间的粘合层206，来更好的固定三者之间的位置，以及使整个芯片封装结构的牢固性更强。 通过对依据本专利技术实施例的多组件的芯片封装结构200的详细说明，本领域普通技术人员可以得知，位于第一组件(印刷电路板201)之上的第二组件(芯片204)的数目可以不限于一个，可以为多个，多个第二组件之间相互间隔，互不接触，依次排列于第一组件之上。第三组件覆盖所有第二组件区域，位于所有第二组件的上方。位于底层的第一组件也可以替换为包括多个引脚的引线框架，不同组件上的电极性通过第一连接结构或者第二连接结构连接至引线框架的相应引脚，从而使引脚具有相应的电极性。采用图2所示的多组件的芯片封装结构，所有组件都采用倒装形式的连接方式，位于上层的组件通过弯折部分来实现与底层组件的电性连接，因此芯片封装结构的厚度大大减小，避免了键合引线的连接方式给芯片性能带来的负面影响，不仅具有很好的机械稳定性，同时也具有很好的电气稳定性。另外，对磁性元件而言，如电感等，其体积一般都较大，当采用图2所示的多组件的芯片封装结构时，采用层叠式的封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。实施例二参考图3，所示为依据本专利技术第二实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构300包本文档来自技高网...

【技术保护点】
一种多组件的芯片封装结构，其特征在于，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；层叠在所述第二组件之上的至少一个第三组件；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件；其中，所述第三组件，所述第一组件和所述第二组突起结构组成一弯折结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：谭小春，叶佳明，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：