一种多组件的芯片封装结构制造技术

本发明专利技术涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；层叠在所述第二组件之上的至少一个第三组件；所述第三组件位于所述第二组件的外侧，所述第三组件以及所述第三组件与所述第二组件互相分离，不接触；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件。

【技术实现步骤摘要】

本专利技术涉及半导体封装，尤其涉及一种包括多个组件的芯片封装结构。
技术介绍
随着电子元件的小型化，轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以来达到缩小封装体积的效果。因此，多芯片封装结构已经成为一新的热点。然而，在多芯片半导体封装结构中，芯片间的连接方法对半导体封装的尺寸和性能具有至关重要的影响。图1所示为采用现有技术的一种多芯片封装结构的剖 面图。在该实现方式中，下层芯片3和上层芯片5堆叠设置在印刷电路板I上。下层芯片3的一表面通过粘合剂7连接至印刷电路板I的上表面；上层芯片5的一表面通过粘合剂9连接至下层芯片3的另一表面。采用这种实现方式，为了暴露底层芯片3边缘上的焊垫，上层芯片5的宽度需要小于下层芯片3的宽度。底层芯片3上的焊垫和上层芯片5上的焊垫分别通过第一组键合引线11和第二组键合引线15电性连接至印刷电路板I。因此，第二组键合引线15的高度要大于上层芯片5。这样，用于封装第一组键合引线11和第二组键合引线15以及上层芯片5和下层芯片3的塑封壳的厚度会较大。另外，这样的键合引线由于自身存在电感和/或电阻的干扰，因此影响芯片的高频性能。
技术实现思路
本文档来自技高网...

【技术保护点】
一种多组件的芯片封装结构，其特征在于，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；层叠在所述第二组件之上的至少一个第三组件；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件；其中，所述第三组件，所述第一组件和所述第二组突起结构组成一弯折结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：谭小春，叶佳明，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：