一种用于半导体产品测试的缓冲驱动电路制造技术

本实用新型专利技术涉及半导体产品的测试技术领域，特别涉及一种用于半导体产品测试的缓冲驱动电路，其将待检信号通过电阻与第一运算放大器反相输入端连接，第一运算放大器的同相输入端通过电阻与地连接，所述第一运算放大器输出端通过电阻与第一运算放大器反相输入端连接同时通过电阻与第二运算放大器反相输入端连接；所述第二运算放大器的反相输入端通过电阻与地连接，所述第二运算放大器的同相输入端与地连接，所述第二运算放大器的输出端通过电阻与所述第二运算放大器的反相输入端连接，所述第二运算放大器与传输线路连接；本电路有效减少待检信号在传输过程中产生的谐波，使得检测单元能获得高保真的检测信号。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

—种用于半导体产品测试的缓冲驱动电路
本技术涉及半导体产品的测试
，特别涉及一种用于半导体产品测试的缓冲驱动电路。
技术介绍
在电子产品的生产过程中，经常需对产品进行测试检验。一般情况下从产品上获取到的待检测波形信号需经过一段较长距离的传输后才能将其送到测试仪器的测量单元。 所以，需在待检测信号的输出端增加一缓冲驱动电路。然而，如图2 (a)所示，在现有的驱动电路中，由于待检信号一般频率较高，地线容易受到干扰，导致待检测波形信号经过长距离传输后底部谐波严重，使得检测单元难以有效、准确的对波形信号进行检测。因此，为解决现有技术中的不足之处，提供一种能够有效减少待检信号在传输过程中产生的谐波，使得检测单元能获得高保真的检测信号的缓冲驱动电路显得尤为重要。
技术实现思路
本技术的目的在于避免上述现有技术中的不足之处而提供一种能够有效减少待检信号在传输过程中产生谐波的用于半导体产品测试的缓冲驱动电路。本技术的目的通过以下技术方案实现提供了一种用于半导体产品测试的缓冲驱动电路，待检信号Ui输入端与电阻Rl 的一端连接，电阻Rl的另一端与第一运算放大器OPl的反相输入端连接；所述第一运算放大器OPl的同相输入端通过电阻R2与地连接，所述第一运算放大器OPl输出端通过电阻R3 与第一运算放大器OPl反相输入端连接，所述第一运算放大器OPl输出端与电阻R4 —端连接;所述电阻R4的另一端与第二运算放大器0P2反相输入端连接；所述第二运算放大器0P2的反相输入端通过电阻R5与地连接，所述第二运算放大器0P2的同相输入端与地连接，所述第二运算放大器0P2的输出端通过电阻R6与所述第二运算放大器0P2的反相输入端连接，所述第二运算放大器0P2与传输线路连接。其中，所述第一运算放大器OPl及第二运算放大器0P2均为AD826。其中，所述电阻Rl的阻值为100K Ω，所述电阻R2的阻值为51ΚΩ，所述电阻R3的阻值为100K Ω，所述电阻R4的阻值为IOK Ω，所述电阻R5的阻值为200 Ω，所述电阻R6的阻值为IOK Ω。本技术的有益效果本技术提供了一种用于半导体产品测试的缓冲驱动电路，该缓冲驱动电路的第二运算放大器0P2的反相输入端通过电阻R5与地连接，同相输入端直接与地连接；在信号传输过程中，地线会受到信号干扰产生扰动，为了把地线信号反馈给第二运算放大器0P2，将第二运算放大器0P2的反相输入端通过电阻R5与地连接，此连接可以看成是构成了一个反比例电路，地作为电阻R5的输入信号，对第二运算放大器0P2起到负反馈的作用；同时，第二运算放大器0P2的同相输入端与地连接，地线信号直接引入同相输入端，对第二运算放大器0P2具有正反馈的作用，因此，地线信号对第二运算放大器 0P2的正负反馈相互抵消，减少了地线受到的干扰对待检信号的影响，有效减少待检信号在传输过程中产生的谐波，使得检测单元能获得高保真的检测信号。附图说明利用附图对本技术作进一步说明，但附图中的实施例不构成对本技术的任何限制，对于本领域的普通技术人员，在不付出创造性劳动的前提下，还可以根据以下附图获得其它的附图。图I为本技术一种用于半导体产品测试的缓冲驱动电路的实施例的电路示意图。图2 Ca)为现有技术中待检信号长距离传输效果示意图。图2 (b)为本技术一种用于半导体产品测试的缓冲驱动电路驱动下待检信号长距离传输效果示意图。具体实施方式结合以下实施例对本技术作进一步描述。本技术一种用于半导体产品测试的缓冲驱动电路的具体实施方式，如图I所示，待检信号Vi输入端与电阻Rl的一端连接，电阻Rl的另一端与第一运算放大器OPl的反相输入端连接；所述第一运算放大器OPl的同相输入端通过电阻R2与地连接，所述第一运算放大器OPl输出端通过电阻R3与第一运算放大器OPl反相输入端连接，所述第一运算放大器OPl输出端与电阻R4 —端连接；所述电阻R4的另一端与第二运算放大器0P2反相输入端连接；所述第二运算放大器0P2的反相输入端通过电阻R5与地连接，所述第二运算放大器0P2的同相输入端与地连接，所述第二运算放大器0P2的输出端通过电阻R6与所述第二运算放大器0P2的反相输入端连接，所述第二运算放大器0P2与传输线路连接。本实施例中，所述第一运算放大器OPl及第二运算放大器0P2均为AD826。本实施例中，所述电阻Rl的阻值为100K Ω，所述电阻R2的阻值为51ΚΩ，所述电阻R3的阻值为100K Ω，所述电阻R4的阻值为IOK Ω，所述电阻R5的阻值为200 Ω，所述电阻R6的阻值为IOK Ω。在信号传输过程中，地线会受到信号干扰产生扰动，继而会影响传输信号使其产生谐波，如附图2 (a)所示，最终检测单元接收到的检测信号VO的底部谐波严重，不利于检测。为了减少地线扰动对信号传输的影响，需把地线信号反馈给第二运算放大器0P2。 因而将第二运算放大器0P2的反相输入端通过电阻R5与地连接，此连接可以看成是构成了一个反比例电路，地作为电阻R5的输入信号，对第二运算放大器0P2起到负反馈的作用；同时，第二运算放大器0P2的同相输入端与地连接，地线信号直接引入同相输入端，对第二运算放大器0P2具有正反馈的作用，因此地线信号对第二运算放大器0P2的正负反馈相互抵消，减少了地线受到的干扰对待检信号的影响，有效减少待检信号在传输过程中产生的谐波，如图2 (b)所示，使得检测单元能获得高保真的检测信号。最后应当说明的是，以上实施例仅用以说明本技术的技术方案，而非对本技术保护范围的限制，尽管参照较佳实施例对本技术作了详细地说明，本领域的普通技术人员应当理解，可以对本技术的技术方案进行修改或者等同替换，而不脱离本技术技术方案的实质和范围。本文档来自技高网...

【技术保护点】
一种用于半导体产品测试的缓冲驱动电路，其特征在于：待检信号Ui输入端与电阻R1的一端连接，电阻R1的另一端与第一运算放大器OP1的反相输入端连接；所述第一运算放大器OP1的同相输入端通过电阻R2与地连接，所述第一运算放大器OP1输出端通过电阻R3与第一运算放大器OP1反相输入端连接，所述第一运算放大器OP1输出端与电阻R4一端连接；所述电阻R4的另一端与第二运算放大器OP2反相输入端连接；所述第二运算放大器OP2的反相输入端通过电阻R5与地连接，所述第二运算放大器OP2的同相输入端与地连接，所述第二运算放大器OP2的输出端通过电阻R6与所述第二运算放大器OP2的反相输入端连接，所述第二运算放大器OP2与传输线路连接。

【技术特征摘要】
1.一种用于半导体产品测试的缓冲驱动电路，其特征在于待检信号Ui输入端与电阻Rl的一端连接，电阻Rl的另一端与第一运算放大器OPl的反相输入端连接；所述第一运算放大器OPl的同相输入端通过电阻R2与地连接，所述第一运算放大器OPl输出端通过电阻R3与第一运算放大器OPl反相输入端连接，所述第一运算放大器OPl输出端与电阻R4 —端连接； 所述电阻R4的另一端与第二运算放大器0P2反相输入端连接；所述第二运算放大器0P2的反相输入端通过电阻R5与地连接，所述第二运算放大器0P2的同相输入端与地连接，所述第二...

【专利技术属性】
技术研发人员：罗径华，
申请(专利权)人：杰群电子科技东莞有限公司，
类型：实用新型
国别省市：