应用应力临近技术的半导体器件的制造方法技术

本发明专利技术揭露了一种应用应力临近技术的半导体器件的制造方法，包括：提供一半导体衬底，所述半导体衬底上形成有栅极；在所述栅极侧壁上形成栅极侧墙，所述栅极侧墙包括氧化层和位于氧化层外的氮化层，所述氮化层的材质为掺硼氮化硅或掺磷氮化硅；在所述栅极两侧的半导体衬底中形成源极区和漏极区；在所述栅极、所述源极区及漏极区上形成金属硅化物层；利用等离子体刻蚀去除全部或部分所述氮化层；在所述半导体衬底上覆盖应力层。本发明专利技术所述半导体器件的制造方法，利用应力临近技术的基础上，保护金属硅化物层不被刻蚀损伤，进而提高了半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，尤其涉及一种应用应力临近技术(Stress Proximity Technology, SPT)。
技术介绍
随着半导体工艺生产过程中晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。为提高半导体器件的性能，为提高CMOS晶体管等半导体器件的性能，业界引入应力记忆技术。应力记忆技术通过在半导体衬底的沟道中引入应力，以使半导体器件的性能得到 改善，通过应力改善器件性能的工艺已经成为半导体领域常见的技术手段。现有技术中应力记忆技术包括在半导体器件上方沉积应力层(例如氮化层等)，接着，进行高温退火工艺以使应力被记忆在半导体器件上，在应力被记忆在栅极多晶硅或扩散区或半导体衬底的有源区后去除应力层。从而运用应力改变半导体衬底的晶格结构，从而改进电子或空穴的迁移率，提高了器件整体的性能。尤其CMOS晶体管中的NMOS晶体管，应力记忆技术在纵向方向上施加应力(即压应力时)，可以提闻NMOS晶体管的电子迁移率，提闻NMOS晶体管驱动电流(Idrive)，进而提高NMOS晶体管的性能。为了能够更好地产生应力作用，引入了应力临近技术(Stress proximityTechnology, SPT)，即通过缩小栅极两侧的栅极侧墙的厚度，沉积应力层，以缩小应力层与半导体衬底和栅极之间的距离，进而提高了应力层对半导体衬底及栅极的应力作用，进一步提闻半导体器件性能。然而，在现有技术中，去除氮化层通常采用氟离子的干法刻蚀或磷酸湿法刻蚀去除，然而氟离子及磷酸均会侵蚀半导体衬底的源区、漏区以及栅极上形成的金属硅化物层，导致该金属硅化物层减薄，导致电连引出能力下降，使半导体器件的电阻升高，电流降低，致使半导体器件的性能下降。
技术实现思路
本专利技术的目的是提供一种，保护半导体器件中的金属硅化物层，以提高半导体器件的性能。为解决上述问题，本专利技术一种，包括提供一半导体衬底，所述半导体衬底上形成有栅极；在所述栅极侧壁上形成栅极侧墙，所述栅极侧墙包括氧化层和位于氧化层侧壁的氮化层，所述氮化层的材质为掺硼氮化硅或掺磷氮化硅；在所述栅极两侧的半导体衬底中形成源极区和漏极区；在所述栅极、所述源极区及漏极区上形成金属硅化物层；利用等离子体刻蚀去除全部或部分所述氮化层；在所述半导体衬底上覆盖应力层。进一步的，采用化学气相沉积工艺形成所述氮化层进一步的，当所述氮化层的材质为掺硼氮化硅时，所述化学气相沉积工艺的反应气体包括甲烷、乙硼烷、氨气和氮气。进一步的，当所述氮化层的材质为掺磷氮化硅时，所述化学气相沉积工艺的反应气体包括甲烧、磷化氢、氨气和氮气。进一步的，所述化学气相沉积工艺的反应温度为400°C 600°C。进一步的，所述氮化层的厚度为100埃 500埃。 进一步的，所述等离子体刻蚀工艺的刻蚀气体包括合成气体和氧气，所述氧气与所述合成气体的体积比为O. I : I 2 : I。进一步的，所述合成气体包括氮气和氢气，所述氢气占所述合成气体的体积比例为4% 20%。 进一步的，所述金属硅化物层的材质为镍硅化物。进一步的，所述应力层的材质为氮化层，厚度为200埃 600埃。相比于现有技术，在利用应力临近技术制造半导体器件的过程中，形成栅极侧墙的材质是掺磷氮化硅或掺硼氮化硅，并采用合成气体和氧气形成的等离子体去除全部或部分氮化硅层，该等离子体不会损伤位于源极区、漏极区和栅极上的金属硅化物层，从而维持金属硅化物层的厚度，进而在应用应力临近技术的基础上保护金属硅化物层的厚度，提高了半导体器件的整体性能。附图说明图I为本专利技术实施例一中半导体器件制造方法的流程示意图。图2 图7为本专利技术实施例一中半导体器件制造过程中的结构示意图。图8 图10为本专利技术实施例二中半导体器件制造过程中的结构示意图。图11为本专利技术实施例二中氧气与合成气体的体积比例与栅极侧墙的氮化层去除厚度的关系不意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术的核心思想在于在利用应力临近技术制造半导体器件的过程中，形成栅极侧墙的氮化硅层的材质为掺磷氮化硅或掺硼氮化硅，在去除全部或部分氮化硅层时，采用合成气体和氧气形成的等离子体去除，该等离子体不会损伤位于源极区、漏极区和栅极上的金属硅化物层，从而应用应力临近技术的基础上保护金属硅化物层的厚度，进一步保护了半导体器件的器件性能。实施例一图1为本专利技术实施例一中半导体器件制造方法的流程示意图，图2 图7为本专利技术实施例一中半导体器件制造过程中的结构示意图，请结合图I 图4所示，本专利技术提供一种，包括以下步骤步骤SOl :如图2所示，提供一半导体衬底100，所述半导体衬底上形成有栅极102 ；所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，所述半导体衬底100中还形成有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构，所述隔离元件例如是浅沟槽隔离结构(STI) 102，所述掺杂区(图I中未标示)例如是N阱、P阱以及轻掺杂源漏区(LDD)，上述结构根据实际半导体器件制作工艺过程确定，为本领域技术人员所熟知
技术实现思路
，在此不再赘述。所述栅极102包括栅极介质层102a和形成于所述栅极介质层102a上的栅极导电层102b，所述栅极介质层102a可以采用常见的介电材料，例如氧化物、氮化物、氮氧化物中的一种或其组合，所述栅极介质层102a可以采用热氧化法或化学气相沉积法(CVD)形成。所述栅极导电层102b的材质可以为多晶硅，可采用化学气相沉积法形成，所述栅极导电层102b的厚度例如为500埃 3000埃。步骤S02 :如图3所示，在所述栅极102侧壁上形成栅极侧墙104，所述栅极侧墙104包括氧化层104a和位于氧化层104a外的氮化层104b，所述氮化层104b的材质为掺硼氮化硅或掺磷氮化硅。在本实施例中，所述栅极侧墙104为氧化层-氮化层结构(0N结构)，所述氧化层104a的材质为氧化硅，所述氮化层104b的材质为掺硼氮化硅或掺磷氮化硅，可采用采用化学气相沉积法形成所述掺硼氮化硅或掺磷氮化硅，较佳的反应温度为400°C 600°C，所述氮化层104的厚度为100埃 500埃，氮化层104b的较佳的厚度为300埃，该厚度能够产生良好的应力。其中所述掺硼氮化硅的反应气体包括甲烷、乙硼烷、氨气和氮气，所述掺硼氮化硅的反应气体包括甲烷、磷化氢、氨气和氮气。所述氮化层104b在后续的步骤中可以采用等离子体刻蚀去除，以缩小后续形成的应力层与半导体衬底和栅极之间的距离，使应力层的应力能够更好地作用于半导体衬底和栅极中，提高半导体器件的性能。步骤S03 :如图4所示，在所述栅极104两侧的半导体衬底100中形成源极区106和漏极区107 ；在本实施例中，在所述栅极104两侧的半导体衬底100中进行掺杂离子的源漏注入，以形成源极区和漏极区，对于NMOS器件则进行N型掺杂本文档来自技高网...

【技术保护点】
一种应用应力临近技术的半导体器件的制造方法，包括：提供一半导体衬底，所述半导体衬底上形成有栅极；在所述栅极侧壁上形成栅极侧墙，所述栅极侧墙包括氧化层和位于氧化层侧壁的氮化层，所述氮化层的材质为掺硼氮化硅或掺磷氮化硅；在所述栅极两侧的半导体衬底中形成源极区和漏极区；在所述栅极、所述源极区及漏极区上形成金属硅化物层；利用等离子体刻蚀去除全部或部分所述氮化层；在所述半导体衬底上覆盖应力层。

【技术特征摘要】

【专利技术属性】
技术研发人员：孟晓莹，韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：