可调体偏置电路制造技术

在各种不同的示例中实现了体偏置电路和方法。一个这种示例包括通过控制体偏置开关电路的开关，将第一体偏置岛的第一阱和第二体偏置岛的第二阱设置为第一偏置模式。所述偏置是反向体偏置、额定体偏置和正向体偏置之一。还根据反向体偏置、额定体偏置和正向体偏置之一对第二阱进行偏置。响应于偏置模式输入，通过控制体偏置开关电路的开关将第一体偏置岛的第一阱和第二体偏置岛的第二阱每一个均设置为第二偏置模式。可以改变第一阱和第二阱的偏置。

【技术实现步骤摘要】

本申请涉及可调体偏置电路及方法。
技术介绍
高性能和低功率设计方案经常性的竞争目的可以要求复杂的体系结构以及对于电路设计的电路优化。功率和性能折衷可能要求不同的设计选择。半导体电路的体偏置(body biasing，缩写为“BB”)促进了调节功能，其可以改善诸如速度、功耗或者泄露之类的电路参数。BB也可以通过在已经制造了集成芯片(IC)之后进行调节来补偿工艺相关的性能分散。存在依赖于所施加偏置的对于体偏置的折衷。正向体偏置(FBB)通常将增加数字电路的性能，以增加泄露为代价。FBB由于改进的短沟道效应可以扩展体CMOS(互补金属氧化物半导体)的尺度限制。反向体偏置(RBB)通常将减小泄露功率，以低电路速度为代价。RBB对于给定性能代价比非最小沟道长度晶体管提供了更高的泄露补偿，提供了减小的VDD或者在70nm CMOS中的堆叠效应。尽管在现代体CMOS技术中BB可以是用于实现更好的设计规范和增加的电路鲁棒性的有吸引力的硅调节技术，但复杂的集成电路可以包括多个不同的电路部分，每一个部分具有不同的调节要求。此外，电路的所需性能特性可以在电路的使用期间改变。
技术实现思路
本公开的各种示例实施例涉及体偏置方案并且涉及解决包括这里讨论的在内的各种挑战。根据本公开的示例实施例，两个体偏置岛(BBI)是根据第一模式进行偏置的体，每一个体偏置岛均包含至少一个相应的阱。然后改变体偏置以适应第二模式。可以从体偏置电压源(例如，正向电压源、反向电压源或者额定电压源)提供体偏置，并且在至少一种模式中，可以在两个阱之间共享电压源。本公开的实施例涉及一种电路设备，所述电路设备包括第一体偏置岛，所述第一体偏置岛配置用于允许向至少一个阱施加体偏置。第二体偏置岛配置用于向至少第二阱提供体偏置。体偏置开关电路配置和设置用于响应于偏置模式输入按照不同的模式工作。所述不同的模式包括控制与第一阱和第二阱相连的开关。第一模式将第一阱和第二阱两者都设置为第一偏置条件，所述第一偏置条件针对第一阱和第二阱的每一个包括反向体偏置、额定体偏置和正向体偏置之一。第二模式将第一阱和第二阱设置为第二偏置条件，所述第二偏置条件针对第一阱包括反向体偏置、额定体偏置和正向体偏置的不同之一。根据本公开的其他实施例，一种方法包括响应于偏置模式输入，通过控制体偏置开关电路的开关将第一体偏置岛的第一阱和第二体偏置岛的第二阱设置为第一偏置模式。使用反向体偏置、额定体偏置和正向体偏置之一对第一阱进行偏置。使用反向体偏置、额定体偏置和正向体偏置之一对第二阱进行偏置。响应于偏置模式输入，通过控制体偏置开关电路的开关将第一体偏置岛的第一阱和第二体偏置岛的第二阱设置为第二偏置模式。第二偏置模式包括使用反向体偏置、额定体偏置和正向体偏置的另一个改变第一阱的体偏置并且控制第二阱的体偏置。本公开的各种实施例涉及体偏置开关电路，所述体偏置开关电路配置和设置用于响应于偏置模式输入来按照不同模式工作。所述不同模式包括控制与第一体偏置岛中的第一阱相连以及与第二偏置岛中的第二阱相连的开关。第一模式将第一阱和第二阱的每一个设置为第一偏置条件，所述第一偏置条件包括针对第一阱和第二阱的每一个的反向体偏置、额定体偏置和正向体偏置之一。第二模式将第一阱和第二阱的每一个设置为第二偏置条件，所述第二偏置条件包括针对第一阱的反向体偏置、额定体偏置和正向体偏置的不同一个。以上讨论并非意图描述本公开的每一个实施例或者每一种实现。附图和以下描述也例证了各种实施例。 附图说明考虑结合附图的以下详细描述，可以更加全面地理解各种示例实施例，其中图I描述了根据本公开实施例的包括两个体偏置岛(BBI)和BBI开关的系统图；图2描述了根据本公开实施例的用于向多个BBI提供多个偏置电压的系统图；图3描述了根据本公开实施例的示出了多个BBI的BB可缩放性(scalability)的系统图；图4描述了根据本公开实施例的BBI开关的电路部件；以及图5描述了根据本公开实施例的额定(nominal)体偏置(NBB)开关的电路部件。具体实施例方式尽管本公开可以修改为各种改进和替代形式，在附图中作为示例示出了其细节并且将进行详细描述。然而应该理解的是本专利技术并未将本公开局限于所述的具体实施例。相反，本公开意图覆盖落在本公开范围内的所有修改、等价和替代，包括在权利要求中限定的方面。相信本公开可以应用于多种不同类型的电路、装置和方法，用于和/或包含电路部件(包括但是不必局限于N阱和/或P阱)的体偏置，以改进位于电路部件中的电路部件的各个功能方面。尽管本公开不必局限于上下文中，通过相关示例的讨论可以理解本公开的各个方面。尽管本公开的各个方面涉及具有N阱或P阱的传统体材料-CMOS技术，本公开不必这样限制。例如,这里讨论的体系概念和相关方法可以结合绝缘体上硅(SOI)CMOS技术或者其中可能不存在N阱或P阱的其他技术来使用。例如，SOI-CMOS器件可以使用部分耗尽的SIO技术并且具有晶体管本体。可以通过阱触点接触单独晶体管的本体，向这种SOI器件施加体偏置。其他技术包括双FET、多FET或者鳍状FET，其中不存在N阱、P阱或者与晶体管本体的触点。代替地，可以在其他栅极用于正常信令的同时，通过使用晶体管栅极之一用于Vth(阈值电压)调制来进行体偏置。体偏置(BB)是这样的技术在已经制造了集成电路之后，能够进行MOS器件的阈值电压的调节。对于传统的CMOS器件，通过改变N阱或者P阱电压电势、器件本体和源极之间的电压(例如VBS)来提供控制。VBS和NMOS晶体管阈值电压Vth之间的依赖关系是 Vth = 十山2#/: — ^bs — 'I )其中Vthtl是依赖于技术的阈值电压，Y是体因子或体系数，以及2 是强反型下的表面电势。Vbs和Vth之间的关系是非线性的。并且，Y的值确定了 BB对于Vth控制的灵敏度。作为示例，考虑NMOS器件的情况。当将体-源极电势(在CMOS电路中Vpwell = Vbs)负偏置时，Vth增加。这称作反向体偏置(RBB)。替代地，当将体-源电势正偏置时，Vth减少。这称作正向体偏置(FBB)。这同样适用于PMOS器件，然而，电压电势极性相反(在CMOS电路中，Vnwell = Vdd-Vbs)。因此，FBB减小了晶体管的阈值电压(Vth)，从而增加了导通电流，进而增加了电路速度。不幸的是作为Vth减小的结果，在FBB下晶体管泄露也增加。因为开关/动态功率通 常是这种条件下电路中总功耗的最大部分，在电路处于激活地开关状态的情况下这不是个 大问题。与源极电压相比RBB降低了 NMOS晶体管体电压，和/或与源极电压相比RBB增加了 PMOS晶体管体电压。按照这种方式，RBB增加了晶体管的Vth，从而减小了泄露；然而这种优点通常导致更慢的开关速度，使其对于激活高速电路是不利的。因此，RBB在应用于待机模式工作时可以实现显著的功率减小，并且当与电源电压缩放结合使用时进一步充分利用了其电势。本公开的各个方面认识到电路/芯片可以根据多个示例功率模式工作，并且可以将这些功率模式与体偏置相链接。高性能/激活模式包括针对速度的BB优化(例如，利用FBB)，正常模式可以针对速度和泄露的组合进行优化(例如，利用额定体偏置(NBB))，以及待本文档来自技高网...

【技术保护点】
一种基于电路的设备，包括：第一体偏置岛，所述第一体偏置岛配置用于向至少第一阱提供体偏置；第二体偏置岛，所述第二体偏置岛配置用于向至少第二阱提供体偏置；体偏置开关电路，配置和设置用于响应于偏置模式输入按照不同模式工作，所述不同模式包括与第一阱和第二阱相连的开关的控制，并且所述不同模式包括：第一模式，所述第一模式将第一阱和第二阱的每一个设置为第一偏置条件，所述第一偏置条件包括针对第一阱和第二阱的每一个的反向体偏置、额定体偏置和正向体偏置之一；以及第二模式，所述第二模式将第一阱和第二阱的每一个设置为第二偏置条件，所述第二偏置条件包括针对所述第一阱的反向体偏置、额定体偏置和正向体偏置的不同之一。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伦泽·迈耶，卡斯·格鲁特，杰拉尔德·维勒·皮盖，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：