具有数据保留模式和数据处理模式的装置制造方法及图纸

技术编号:8242526 阅读:163 留言:0更新日期:2013-01-24 23:30
本发明专利技术公开了具有数据保留模式和数据处理模式的装置,该装置包括触发器和控制电路。触发器包括触发器数据输入端子和触发器时钟输入端子。控制电路包括控制电路数据输入端子和控制电路时钟输入端子。控制电路被配置为在装置的数据处理模式下将来自控制电路数据输入端子的引入数据信号路由至触发器数据输入端子,并将来自控制电路时钟输入端子的引入时钟信号路由至触发器时钟输入端子,并在装置的数据保留模式下独立于引入数据信号值将第一给定固定信号值应用于触发器数据输入端子,并将独立于引入时钟信号值将第二给定固定信号值应用于触发器时钟输入端子。

【技术实现步骤摘要】

本申请涉及一种包括触发器(flip flop)并具有数据保留模式和数据处理模式的装置以及用于该装置的一种方法。
技术介绍
基于触发器的寄存器被用在用于存储状态的多种电路中。为了减少这种电路的电流消耗,这种电路可包括电路对其执行所需的功能的数据处理模式。此外,这种装置或电路可包括中断装置的数据处理的所谓的数据保留方式或者睡眠或待机模式。在数据保留模式中,通常应当仅允许低静态漏电流。此外,需要确保在从数据保留模式变为数据处理模式后,装置(例如IC集成电路)可以立即继续进行数据处理,此外,对于用于这种装置的触发器,存储在触发器中的状态甚至在数据保留模式下均应予以保留。已知的概念是在从数据处理模式变为数据保留模式之前,将寄存器的数据内容传 输到其它存储电路,例如,集成寄存器文件或IC的SRAM (静态随机存取存储器)。这些其它存储电路在数据保留模式下保持连接到电源电压。当恢复数据处理模式时,这些数据内容被传回相关联的寄存器。这个概念在时间和复杂性上具有附加电路和显著增加的缺点。其他概念提供特定的数据保留触发器,其针对待保存的每位包括一个额外的低漏锁存器(LLL)。在进入数据保留模式之前,触本文档来自技高网...

【技术保护点】
一种装置,包括:触发器,包括触发器数据输入端子和触发器时钟输入端子;控制电路,包括控制电路数据输入端子和控制电路时钟输入端子;其中,所述控制电路被配置为在所述装置的数据处理模式下将来自所述控制电路数据输入端子的引入数据信号路由至所述触发器数据输入端子,将来自所述控制电路时钟输入端子的引入时钟信号路由至所述触发器时钟输入端子,并且在所述装置的数据保留模式下,独立于所述引入数据信号的值将第一给定固定信号值应用于所述触发器数据输入端子,并独立于所述引入时钟信号的值将第二给定固定信号值应用于所述触发器时钟输入端子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:罗斯威特·德佩安东·胡贝尔托马斯·库埃纳蒙德
申请(专利权)人:英飞凌科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1