纵向功率半导体器件的制造方法技术

本发明专利技术涉及半导体技术。本发明专利技术解决了现有具有槽栅超结的半导体功率器件的制造工艺难度较大的问题，提供了一种纵向功率半导体器件的制造方法，其技术方案可概括为：首先外延形成第一半导体区，在其顶部生长氧化层及淀积掩蔽层，并进行光刻，刻蚀形成第一沟槽，再在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，再在其内壁形成氧化层，并在第一沟槽两侧壁形成第二半导体区，之后去除该氧化层，然后再次形成氧化层，填充绝缘介质并进行平坦化，再形成体区，在体区上刻蚀形成第二沟槽，并制作槽栅，最后形成源区和体接触区，并进行各电极制备以及表面钝化工艺。本发明专利技术的有益效果是，工艺难度较低，适用于MOS控制的纵向器件。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及。
技术介绍
功率MOSFET是多子导电型器件，具有输入阻抗高、频率高、导通电阻具有正温度系数等诸多优点。这些优点使其在功率电子领域得到了广泛应用，大大提高了电子系统的效率。器件耐高压需要漂移区较长且漂移区掺杂浓度低。然而，随着漂移区长度的增加和掺杂浓度的降低，导致器件的导通电阻(Rm)增加，开态功耗增大，器件导通电阻Rm与击穿电压BV存在如下关系即R0n-BV2 5o 随着制造工艺的进步，硅片上元胞密度做的越来越大，常规的平面栅VDMOS的比导通电阻下降受JFET (Junction field effect transistor)效应的限制已经达到极限。由于UMOS (U-type trench MOS, U型沟槽M0S)具有无JFET效应及高沟道密度的优势，随着工艺的进步，其比导通电阻可以做的很小。但即使采用的UMOS结构，当在高压大电流应用时，由于漂移区的电阻占器件总电阻的绝大部分，所以硅极限的问题仍然没有解决。在美国专利US patent 521627, 1993, semiconductor power devices withalte本文档来自技高网...

【技术保护点】
纵向功率半导体器件的制造方法，其特征在于，包括以下步骤：a．在半导体衬底上外延形成第一半导体区；b．在所述第一半导体区顶部热氧化生长氧化层，再淀积Si3N4掩蔽层，并涂抹光刻胶，进行光刻；c．在所述第一半导体区上，从所述第一半导体区的顶部局部向所述半导体衬底刻蚀，直到半导体衬底，形成第一沟槽，再去除光刻胶；d．采用热氧化法在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，以去掉所述第一沟槽两侧壁的损伤，再用热氧化在所述第一沟槽内壁形成氧化层，该氧化层用于减小离子注入造成的损伤；e．采用倾斜离子注入在第一沟槽两侧壁形成窄且高浓度的第二半导体区，所述第一半导体区和第二半导体区构成整个器件的漂移区...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，周坤，范叶，范远航，蒋永恒，王沛，王骁玮，罗尹春，蔡金勇，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：