纵向功率半导体器件的制造方法技术

本发明专利技术涉及半导体技术。本发明专利技术解决了现有具有槽栅超结的半导体功率器件的制造工艺难度较大的问题，提供了一种纵向功率半导体器件的制造方法，其技术方案可概括为：首先外延形成第一半导体区，在其顶部生长氧化层及淀积掩蔽层，并进行光刻，刻蚀形成第一沟槽，再在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，再在其内壁形成氧化层，并在第一沟槽两侧壁形成第二半导体区，之后去除该氧化层，然后再次形成氧化层，填充绝缘介质并进行平坦化，再形成体区，在体区上刻蚀形成第二沟槽，并制作槽栅，最后形成源区和体接触区，并进行各电极制备以及表面钝化工艺。本发明专利技术的有益效果是，工艺难度较低，适用于MOS控制的纵向器件。

【技术实现步骤摘要】

本专利技术涉及半导体技术，特别涉及。
技术介绍
功率MOSFET是多子导电型器件，具有输入阻抗高、频率高、导通电阻具有正温度系数等诸多优点。这些优点使其在功率电子领域得到了广泛应用，大大提高了电子系统的效率。器件耐高压需要漂移区较长且漂移区掺杂浓度低。然而，随着漂移区长度的增加和掺杂浓度的降低，导致器件的导通电阻(Rm)增加，开态功耗增大，器件导通电阻Rm与击穿电压BV存在如下关系即R0n-BV2 5o 随着制造工艺的进步，硅片上元胞密度做的越来越大，常规的平面栅VDMOS的比导通电阻下降受JFET (Junction field effect transistor)效应的限制已经达到极限。由于UMOS (U-type trench MOS, U型沟槽M0S)具有无JFET效应及高沟道密度的优势，随着工艺的进步，其比导通电阻可以做的很小。但即使采用的UMOS结构，当在高压大电流应用时，由于漂移区的电阻占器件总电阻的绝大部分，所以硅极限的问题仍然没有解决。在美国专利US patent 521627, 1993, semiconductor power devices withalternation conductivity type high-voltage breakdown regions [具有交替导电类型高耐压区的半导体功率器件，提出在纵向功率器件(尤其是纵向M0SFET)中采用交替的P柱区和N柱区作为漂移层的思想，并称其为“复合缓冲层”。1997 年 Tatsuhiko 等人(theory of semiconductor superjunctiondevices, Japanese Journal of Applied Physics，1997，半导体超结器件理论，日本应用物理学报)提出了“超结理论”。此后“超结”(superjunction，SJ)这一概念被众多器件研究者所引用。将超结引入功率VDM0S，在提高耐压的基础上降低导通电阻；但为了获得高性能的超结VDM0S，其工艺实现的难度较大。常规“超结”结构是采用多次外延、多次注入工艺形成外延层200X (X代表外延或者离子注入的序数，包括第一次外延所形成的第一半导体区2001、第二次外延所形成的第一半导体区2002、第三次外延所形成的第一半导体区2003、第四次外延所形成的第一半导体区2004、第五次外延所形成的第一半导体区2005)和离子注入区域300X(X代表外延或者离子注入的序数，第一次注入所形成的第二半导体区3001、第二次注入所形成的第二半导体区3002、第三次注入所形成的第二半导体区3003、第四次注入所形成的第二半导体区3004、第五次注入所形成的第二半导体区3005)，如图I所示；然后经过退火工艺形成第一半导体区2’和第二导电半导体区3’，如图2所示。首先，VDMOS器件耐压越高，所需纵向P柱区和N柱区越深，因而制作深P柱区和N柱区外延和注入的次数很多，工艺难度很大，成本高；其次，采用多次注入、多次外延以及退火形成纵向的交替的P型和N型柱区，难以形成高浓度且窄条度的P型或N型柱区，因而限制了器件导通电阻的进一步降低；再次，“超结”器件的电学性能对电荷非平衡很敏感，工艺上须精确控制P柱区和N柱区的宽度和浓度，否则导致器件电学性能退化；最后，器件的体二极管反向恢复变硬等，而且在大电流应用时候会有可靠性下降以及由于横向PN结耗尽层扩大造成的导通电阻下降等问题。美国专利US7, 230，310B2, (method of manufacturing semiconductor devicehaving composite buffer layer,具有复合缓冲层的半导体器件的制造方法2007)中采用刻槽并键合的方式形成超结结构，但对于刻槽的精度要求很高，工艺难度较大。文献(Yoshiyuki Hattori, Takashi Suzuki, Masato Kodama, Eiko Hayashii, andTsutomu Uesugi, Shallow angle implantation for extended trench gate powerMOSFETs with super junction structure在具有延伸槽栅的超结功率MOSFET中的倾斜离子注入，ISPSD, 2001)提出了一种采用倾斜离子注入离子形成的槽栅超结VDMOS结构，在一定程度上降低了工艺成本；且由于这种工艺的特点，P柱区或N柱区可以做得很窄，在要求低功耗功率电子领域具有很好的应用前景。但是这种工艺中注入离子穿透槽侧壁的氧化层，故需要精确控制氧化层的厚度，工艺难度大，对工艺比较敏感，耐压也做不高； 中国专利CN 101267000A,(王彩琳，孙军，氧化物填充的延伸沟槽栅超结MOSFET及其制造方法)和学位论文(孙军，[SJ MOSFET特性分析与设计2008)公开图3所示半导体器件及其制造工艺，该结构槽栅下的介质为微电子工艺中常用的SiO2介质，其工艺过程及其制造按照以下关键步骤(I)在衬底上外延生长形成第一导电类型的漂移区、外延或离子注入形成体区、离子注入形成体接触区以及源区；(2)刻蚀第一导电类型的漂移区直至衬底，形成第一沟槽；(3)利用小倾角(即注入角度Θ )离子注入将第一沟槽的两内侧壁形成窄且杂质浓度较高的第二导电类型半导体区域，从而在槽两侧形成超结。经以上工艺后形成如图4所示的剖面。(4)在第一沟槽内填充并平坦化二氧化硅；(5)刻蚀二氧化硅形成第二沟槽，在第二沟槽内制作槽栅。然而，在形成有源区(含体区、体接触区以及源区)后再进行小倾角离子注入、氧化物填充延伸沟槽以及槽栅形成的工艺工艺步骤具有以下主要缺点(I)第一沟槽的介质填充和平坦化、槽栅制作以及平坦化将影响已形成的有源区(体区、体接触区以及源区)；(2)为了确保小倾角注入的离子覆盖槽两侧壁有源层以下所有的区域，且不覆盖槽两侧壁的有源层，用于离子注入的掩模(图4中标号102)制作要求高，注入角度需精确控制，增加了工艺难度；(3)器件耐压越高，延伸沟槽越深，注入难度越大，工艺容差越小；(4)工艺上难以准确控制延伸沟槽内二氧化硅的高度。一方面，槽栅在纵向必须跨越体区(即延伸沟槽内氧化物的上表面不能高于体区的下表面)；另一方面，槽栅与漂移区交迭越长，栅-漏电容越大，且器件耐压随延伸沟槽内二氧化硅高度的减小而降低，故工艺上需准确控制延伸沟槽内二氧化硅的高度以确保器件电学性能。
技术实现思路
本专利技术的目的是克服目前具有槽栅超结的半导体功率器件的制造工艺难度较大的缺点，提供一种。本专利技术解决其技术问题，采用的技术方案是，，其特征在于，包括以下步骤a.在半导体衬底上外延形成第一半导体区；b.在所述第一半导体区顶部热氧化生长氧化层，再淀积Si3N4掩蔽层，并涂抹光刻胶，进行光刻；c.在所述第一半导体区上，从所述第一半导体区的顶部局部向所述半导体衬底刻蚀，直到半导体衬底，形成第一沟槽，再去除光刻胶；d.采用热氧化法在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，以去掉所述第一沟槽两侧壁的损伤，再用热氧化在所述第一沟槽内壁形成氧化层，该氧化层用于减小离子注入造成的损伤；e.采用倾斜离子注本文档来自技高网...

【技术保护点】
纵向功率半导体器件的制造方法，其特征在于，包括以下步骤：a．在半导体衬底上外延形成第一半导体区；b．在所述第一半导体区顶部热氧化生长氧化层，再淀积Si3N4掩蔽层，并涂抹光刻胶，进行光刻；c．在所述第一半导体区上，从所述第一半导体区的顶部局部向所述半导体衬底刻蚀，直到半导体衬底，形成第一沟槽，再去除光刻胶；d．采用热氧化法在第一沟槽两侧壁形成氧化层，并湿法刻蚀去除该氧化层，以去掉所述第一沟槽两侧壁的损伤，再用热氧化在所述第一沟槽内壁形成氧化层，该氧化层用于减小离子注入造成的损伤；e．采用倾斜离子注入在第一沟槽两侧壁形成窄且高浓度的第二半导体区，所述第一半导体区和第二半导体区构成整个器件的漂移区，并在第一沟槽两侧对称分布，之后去除第一沟槽内壁的氧化层；f．在所述第一沟槽内壁热氧化形成氧化层，之后在第一沟槽填充绝缘介质；g．对所述绝缘介质表面进行平坦化，使绝缘介质表面与半导体漂移区表面齐平，使平坦化之后的漂移区达到设定的厚度；h．在所述半导体漂移区上外延生长半导体，形成体区，半导体的外延横向过生长使体区完全覆盖所述第一沟槽的绝缘介质，并对体区表面平坦化，使平坦化之后的体区达到设定的厚度；i．在所述半导体漂移区上方的体区上，沿所述体区的顶部向半导体漂移区刻蚀，形成第二沟槽，以定义槽栅的位置和大小，所述第二沟槽深度等于或大于体区深度；j．在所述第二沟槽的两侧壁以及半导体漂移区表面制作槽栅；k．在所述体区表面进行离子注入形成源区和体接触区，最后进行各电极制备以及表面钝化工艺，形成完整的器件。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，周坤，范叶，范远航，蒋永恒，王沛，王骁玮，罗尹春，蔡金勇，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：