金属栅堆叠结构的制作方法技术

本发明专利技术涉及一种金属栅堆叠结构的制作方法，在所述半导体衬底上形成虚设栅堆叠结构，所述虚设栅堆叠结构由底层向上依次包括高介电常数材料层、氮化钛层、氮化硅层以及多晶硅层；进行高温退火工艺后刻蚀去除所述虚设栅堆叠结构的多晶硅层和氮化硅层；在所述半导体衬底及虚设栅堆叠结构上依次覆盖功函数金属层和金属栅层。相比于现有技术，本发明专利技术在制作金属栅堆叠结构的过程中，在所述氮化钛层和多晶硅层之间形成所述氮化硅层，有效阻隔氮化钛层和多晶硅层，避免氮化钛层和多晶硅层发生反应，避免减小氮化钛层和高介电常数材料层的厚度，进而保持后续形成的金属栅堆叠结构的功函数不发生改变，提高金属栅堆叠结构的整体性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件结构的制作方法，尤其涉及一种。
技术介绍
处理器(CPU)性能的不断提高离不开其核心微架构的发展，随着制作其核心架构-芯片的集成电路制造工艺的快速发展，处理器的创新设计不断更新换代。每一次集成电路制造工艺的更新换代都给新一轮处理器高速发展铺平了大道。随着半导体工艺生产过程中晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。 从单个晶体管的角度来看，为了延续摩尔定律，业界每两年把晶体管的尺寸缩小到原来的一半。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。最早达到这种极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅堆叠结构，常见的金属栅堆叠结构由底层向上依次包括高介电常数材料层、氮化钛层和金属栅层。为解决金属栅堆叠结构的金属栅层在高温退火工艺过程中功函数(Work Function)大幅变化、导致栅极耗尽和RC延迟等影响半导体器件性能的问题，形成了栅极最后工艺(Gate-Last Process),即，先形成具有多晶娃层的虚设栅堆叠结构，进行源漏掺杂离子注入及高温退火工艺后，去除虚设栅堆叠结构中的多晶娃层，并沉积金属材料，形成金属栅堆叠结构(Metal Gate Stack)。然而，上述工艺同样存在问题，据文献记载(Interface Evolution ofTiN/Poly Sias Gate Material on Si/Hf 02 Stack, CHIN. PHYS. LETT, Vol. 25, No. 6，2008，2190)，在所述高温退火工艺过程中，多晶硅层与其下方的氮化钛层发生反应，在多晶硅层与氮化钛层的界面处生成氮硅钛化合物，使氮化钛层和高介电常数材料层的厚度减少，改变金属栅堆叠结构的功函数，进而影响半导体器件的整体性能。
技术实现思路
本专利技术的目的是提供一种，以避免在高温退火工艺中氮化钛层与多晶硅层发生反应，进而减小金属栅堆叠结构的功函数的改变，进而提高整体性能。为解决上述问题，本专利技术提供一种，包括提供半导体衬底，在所述半导体衬底上形成虚设栅堆叠结构，所述虚设栅堆叠结构包括依次形成于所述半导体衬底上的高介电常数材料层、氮化钛层、氮化硅层以及多晶娃层;向所述半导体衬底进行源漏掺杂离子注入， 并进行高温退火工艺；在所述半导体衬底及虚设栅堆叠结构上覆盖层间介质层；进行第一次化学机械研磨工艺，去除部分所述层间介质层，直至暴露出所述虚设栅堆叠结构；刻蚀去除所述虚设栅堆叠结构中的多晶硅层和氮化硅层；在所述半导体衬底及虚设栅堆叠结构上依次覆盖功函数金属层和金属栅层；进行第二次化学机械研磨工艺，去除部分所述功函数金属层和金属栅层，直至暴露出所述层间介质层，以形成金属栅堆叠结构。进一步的，在中，在所述半导体衬底上形成所述虚设栅堆叠结构的步骤包括在所述半导体衬底上依次形成高介电常数材料层薄膜、氮化钛层薄膜、氮化硅层薄膜以及多晶硅层薄膜；图形化所述多晶硅层薄膜、氮化硅层薄膜、氮化钛层薄膜以及高介电常数材料层薄膜，形成虚设栅堆叠结构。进一步的，在形成所述虚设栅堆叠结构的步骤中，还包括，所述虚设栅堆叠结构还包括氧化层，位于所述半导体衬底和所述高介质常数材料层之间的氧化层。较佳的，所述氧化硅层的厚度范围为3 20埃，采用热氧化法或原子层沉积法形成。进一步的，向所述半导体衬底进行源漏掺杂离子注入之前，还包括在所述虚设栅堆叠结构的侧壁上形成栅氧化侧墙的步骤。较佳的，在刻蚀去除所述虚设栅堆叠结构的多晶硅层和氮化硅层的步骤包括采用干法刻蚀工艺去除所述多晶硅层采用干法刻蚀，以及采用湿法刻蚀工艺去去除所述氮化硅层的步骤采用湿法刻蚀去除。较佳的，所述高介电常数材料层的材料为氧化铪或碳化铪，所述高介电常数材料层的厚度范围为10 50埃，采用原子层沉积法形成。较佳的，所述氮化钛层的厚度范围为5 50埃。较佳的，所述功函数金属层的材料为氮化钛、铝钛化合物或铝的其中的一种或几种组合，所述功函数金属层的厚度范围为20 100埃，采用原子层沉积法形成。较佳的，所述金属栅层的材料为铝或钨，采用原子层沉积法或等离子体化学气相沉积法形成。相比于现有技术，本专利技术在制作金属栅堆叠结构的过程中，在形成虚设栅堆叠结构时，在所述氮化钛层和多晶硅层之间形成所述氮化硅层，氮化硅的键能稳定，且在后续高温退火过程中不与氮化钛层以及多晶硅层发生反应，从而有效阻隔氮化钛层和多晶硅层，避免氮化钛层和多晶硅层发生反应，从而避免减小氮化钛层和高介电常数材料层的厚度，进而保持后续形成的金属栅堆叠结构的功函数不发生改变，提高金属栅堆叠结构的整体性倉泛。附图说明图I为本专利技术一实施例中金属栅堆叠结构制作方法的简要流程示意图。图2 图9为本专利技术一实施例中金属栅堆叠结构制作过程中的结构示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说 明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。图I为本专利技术一实施例中金属栅堆叠结构制作方法的简要流程示意图。图2 图9为本专利技术一实施例中金属栅堆叠结构制作过程中的结构示意图。如图I至图9所示，本专利技术一实施例中包括 步骤SOl :如图3所示，提供半导体衬底200，在所述半导体衬底200上形成虚设栅堆叠结构100，所述虚设栅堆叠结构100由底层向上依次包括高介电常数材料层102、氮化钛层103、氮化娃层104以及多晶娃层105。其中，所述半导体衬底200可以为单晶硅、多晶硅或者锗硅化合物等半导体材料，所述半导体衬底200中还形成有各种隔离元件以及各种掺杂区等用以形成半导体器件的必要结构，所述隔离元件例如是浅沟槽隔离结构(STI)，所述掺杂区例如是N阱、P阱以及轻掺杂源漏区(LDD)，上述结构根据实际半导体器件制作工艺过程确定，为本领域技术人员所熟知
技术实现思路
，在此不再赘述。其中，所述高介电常数材料层102的材料为氧化铪或碳化铪，所述高介电常数材料层102的厚度范围为10 50埃，所述氮化钛层103的厚度范围为5 50埃，所述氮化硅层104的厚度范围为10 500埃，所述多晶硅层105的厚度范本文档来自技高网...

【技术保护点】
一种金属栅堆叠结构的制作方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成虚设栅堆叠结构，所述虚设栅堆叠结构包括依次形成于所述半导体衬底上的高介电常数材料层、氮化钛层、氮化硅层以及多晶硅层；向所述半导体衬底进行源漏掺杂离子注入，并进行高温退火工艺；在所述半导体衬底及虚设栅堆叠结构上覆盖层间介质层；进行第一次化学机械研磨工艺，去除部分所述层间介质层，直至暴露出所述虚设栅堆叠结构；去除所述虚设栅堆叠结构中的多晶硅层和氮化硅层；在半导体衬底及虚设栅堆叠结构上依次覆盖功函数金属层和金属栅层；进行第二次化学机械研磨工艺，去除部分功函数金属层和金属栅层，直至暴露出所述层间介质层，以形成金属栅堆叠结构。

【技术特征摘要】
1.一种金属栅堆叠结构的制作方法，其特征在于，包括 提供半导体衬底，在所述半导体衬底上形成虚设栅堆叠结构，所述虚设栅堆叠结构包括依次形成于所述半导体衬底上的高介电常数材料层、氮化钛层、氮化硅层以及多晶硅层； 向所述半导体衬底进行源漏掺杂离子注入，并进行高温退火工艺； 在所述半导体衬底及虚设栅堆叠结构上覆盖层间介质层； 进行第一次化学机械研磨工艺，去除部分所述层间介质层，直至暴露出所述虚设栅堆置结构； 去除所述虚设栅堆叠结构中的多晶硅层和氮化硅层； 在半导体衬底及虚设栅堆叠结构上依次覆盖功函数金属层和金属栅层； 进行第二次化学机械研磨工艺，去除部分功函数金属层和金属栅层，直至暴露出所述层间介质层，以形成金属栅堆叠结构。2.如权利要求I所述的金属栅堆叠结构的制作方法，其特征在于，在所述半导体衬底上形成所述虚设栅堆叠结构的步骤包括 在所述半导体衬底上依次形成高介电常数材料层薄膜、氮化钛层薄膜、氮化硅层薄膜以及多晶硅层薄膜； 图形化所述多晶硅层薄膜、氮化硅层薄膜、氮化钛层薄膜以及高介电常数材料层薄膜，形成虚设栅堆叠结构。3.如权利要求I所述的金属栅堆叠结构的制作方法，其特征在于，所述虚设栅堆叠结构还包括位于所述半导体衬底和高介质常数材料层之间的氧化层。4.如权利要求3所述的金属栅堆叠结构的...

【专利技术属性】
技术研发人员：陈乐乐，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：