鳍形半导体结构的制造方法技术

本申请公开了一种鳍形半导体结构的制造方法，包括：提供半导体基板，该半导体基板上具有半导体岛与介电层；在该半导体岛及该介电层上形成罩幕层；在该罩幕层内形成开口，该开口露出该半导体岛的顶面以及邻近该半导体岛的该介电层的部分顶面；施行蚀刻程序，同时蚀刻该罩幕层的一部分以及由该开口露出的该部分半导体岛与该介电层；以及移除该罩幕层与该介电层，在该半导体基板上留下具有圆滑化顶面及不同厚度的、经蚀刻的半导体岛。

【技术实现步骤摘要】

本专利技术涉及半导体的制作，特别涉及一种。
技术介绍
因超大规模集成电路(ULSI)的高密度与效能表现的需求逐渐增加，因此，对于小于100奈米的闸极长度相关的设计构件(design features)、高可靠度及增加制程产能的需求也愈见迫切。传统设计构件方法在闸极长度小于100奈米有其限制。例如，传统平面型金氧半导体场效晶体管(planar MOSFETs)的闸极长度小于100 奈米时，容易发生短通道效应相关问题，如源极与汲极间过度漏电的情形。另外，迁移率劣化(mobility degradation)及制程上的限制也使得微缩已知金氧半导体场效晶体管更加不易克服。因此，需要发展新的组件结构，以改善场效晶体管效能表现并达成进一步的组件微缩。鳍形场效晶体管(FinFET)为最近发展的一种新颖结构，其具有极佳的短通道效应表现。鳍形场效晶体管包括了位于垂直型鳍形半导体结构内的信道。鳍形场效晶体管可采用与已知平面型金氧半导体场效晶体管的布局及制程相似的技术而制成。然而，由于形成鳍形半导体结构的蚀刻程序内的蚀刻终点未能利用传统干涉计终点(interferometer end point, IEP)侦测或放射光谱仪终点(optical emission spectroscopy end point， 0ES)侦测等方式判定，故不容易制造出适用于鳍形场效晶体管的垂直型鳍形半导体结构。 原因之一为所形成的鳍形半导体结构具有非平面的表面轮廓，以致所形成的垂直型鳍形半导体结构的厚度及形状未能利用前述的蚀刻终点侦测方法而精准地控制。
技术实现思路
有鉴于此，本专利技术提供了一种，以解决上述问题。依据一实施例，本专利技术提供了一种，包括提供半导体基板，该半导体基板上具有半导体岛与介电层；在该半导体岛及该介电层上形成罩幕层；在该罩幕层内形成开口，该开口露出该半导体岛的顶面以及邻近该半导体岛的该介电层的部分顶面；施行蚀刻程序，同时蚀刻该罩幕层的一部分以及由该开口露出的部分该半导体岛与该介电层；以及移除该罩幕层与该介电层，在该半导体基板上留下具有圆滑化顶面及不同厚度的、经蚀刻半导体岛。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明。附图说明图1-4显示了依据本专利技术一实施例的一种。主要组件符号说明100 半导体基板；100a 半导体岛102 介电层；104 罩幕层；106 开口 ；108 蚀刻程序；A1、A2、A3 厚度具体实施方式图1-4显示了依据本专利技术一实施例的一种，其中所施行的蚀刻程序中具有较佳的终点控制。请参照图1，首先提供半导体基板100，其上形成有半导体岛IOOa及介电层102。 半导体基板100例如为一块状娃基板(bulk silicon substrate),而半导体岛IOOa则为通过图案化及移除部分半导体基板100所得到的半导体基板100的一部分。介电层102则在在半导体基板100及半导体岛IOOa上沉积如氧化硅的介电材料之后，接着施行平坦化程序(图中未显示)以移除高于半导体岛IOOa顶面的部分，进而留下邻近半导体岛IOOa且与其大体共平面的介电层102。请参照图2，接着在介电层102及半导体岛IOOa上形成罩幕层104。接着图案化此罩幕层104以在其内形成开口 106。如图2所示，开口 106穿透了罩幕层104并露出了半导体岛IOOa的顶面及其邻近的介电层102的部分顶面。罩幕层104可包括如阻剂(photoresist)或氮化娃(silicon nitride)等材料,其具有不同于其下方的半导体岛 IOOa及介电层102的蚀刻选择率。请参照图3，接着施行蚀刻程序108，形成用于如鳍形场效应晶体管(FinFET)的半导体组件的鳍形半导体结构(参见图4)，而蚀刻程序108例如为干蚀刻程序。如图3所示， 蚀刻程序108内所使用的蚀刻化学品(图中未显示)同时移除了部分罩幕层104以及由开口 106所露出的部分介电层102与部份半导体岛100a。然而，由于蚀刻程序108内所使用的蚀刻化学品对罩幕层104、介电层102以及半导体岛IOOa表现出不同的蚀刻率，因此在蚀刻程序108中同时移除了厚度约Al的罩幕层104、厚度约A2的介电层102以及厚度约 A2-A3的半导体岛100a。在一实施例中，上述厚度A2显示了半导体岛IOOa在蚀刻程序108 中的最大移除厚度，而上述厚度A3则显示了半导体岛IOOa在蚀刻程序108中的最小移除厚度，如此半导体岛IOOa具有自其中间朝其边缘逐渐递减的变化厚度。而蚀刻程序108内所使用的蚀刻化学品对罩幕层104、介电层102及半导体岛IOOa之间的蚀刻选择率因此可表示为A1:A2:A3，且此蚀刻选择率的比例可通过针对包括与罩幕层104、介电层102或半导体岛IOOa相同的控片(monitor,图中未显示)施行相同蚀刻程序108而预先得到。因此, 对于蚀刻程序108内所使用的蚀刻化学品对罩幕层104、介电层102及半导体岛IOOa的蚀刻率的相对关系可在蚀刻机(图中未显示)内预先设定完毕以施行蚀刻程序108，而蚀刻程序108的蚀刻终点也可预先设计与决定，而蚀刻程序108的蚀刻时间可根据上述蚀刻化学品的蚀刻率的相对关系而预先设定在所使用的蚀刻机内。因此，可采用前述的时间模式终点控制法(time-mode end point detection control method)来取代已知蚀刻程序中所使用的干涉计终点(interferometer end point, IEP)侦测或放射光谱仪终点(opticalemission spectroscopy end point, OES)侦测等已知终点侦测方法。请参照图4，在蚀刻程序108(参见图3)施行之后，从半导体基板100上完全移除经蚀刻的罩幕层104以及经蚀刻的介电层102，因而在半导体基板100上形成具有圆滑化顶面的、经蚀刻的半导体岛100a。而具有圆滑化顶面及不同厚度的、经蚀刻的半导体岛IOOa 可作为用于如鳍形场效应晶体管的半导体组件的垂直型鳍形半导体结构，而如闸介电层、 源极/汲极区以及与门电极(图中未显示)等其它构件可接着形成在此垂直型鳍形半导体结构上以制备出鳍形场效应晶体管。虽然本专利技术已公开了上述较佳实施例，但本专利技术并不限于此，本领域技术人员应当理解，在不脱离本专利技术的精神和范围的情况下，可对本专利技术作更动与润饰，因此本专利技术的保护范围应当以权利要求书所界定的范围为准。权利要求1.一种，包括提供半导体基板，所述半导体基板上具有半导体岛与介电层；在所述半导体岛及所述介电层上形成罩幕层；在所述罩幕层内形成开口，所述开口露出所述半导体岛的顶面以及邻近所述半导体岛的所述介电层的部分顶面；施行蚀刻程序，同时蚀刻所述罩幕层的一部分以及由所述开口露出的部分半导体岛与所述介电层；以及移除所述罩幕层与所述介电层，在所述半导体基板上留下具有圆滑化顶面及不同厚度的、经蚀刻的半导体岛。2.如权利要求I所述的，其中在所述蚀刻程序中移除了特定厚度的所述罩幕层、所述半导体岛及所述介电层。3.如权利要求I所述的，其中所述蚀刻程序使用对所述罩幕层、所述半导体岛及所述介电层具有不同蚀刻率的蚀刻化学品。4.如权利要求3所述的，其中所述蚀刻程序中本文档来自技高网...

【技术保护点】
一种鳍形半导体结构的制造方法，包括：提供半导体基板，所述半导体基板上具有半导体岛与介电层；在所述半导体岛及所述介电层上形成罩幕层；在所述罩幕层内形成开口，所述开口露出所述半导体岛的顶面以及邻近所述半导体岛的所述介电层的部分顶面；施行蚀刻程序，同时蚀刻所述罩幕层的一部分以及由所述开口露出的部分半导体岛与所述介电层；以及移除所述罩幕层与所述介电层，在所述半导体基板上留下具有圆滑化顶面及不同厚度的、经蚀刻的半导体岛。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林智清，陈逸男，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：