包括鳍结构的半导体器件及其制造方法技术

半导体FET器件包括缓冲结构和鳍结构。缓冲结构具有鳍状，设置在衬底上方并且沿着第一方向延伸。鳍结构包括FET器件的沟道区，设置在缓冲结构上并且沿着第一方向延伸。沿着与第一方向垂直的第二方向的缓冲结构的宽度大于沿着第二方向在缓冲结构和鳍结构之间的界面处测量的鳍结构的宽度。本发明专利技术的实施例还涉及包括鳍结构的半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，更具体地，涉及具有鳍结构的半导体器件及其制造工艺。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍，并且在半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区。利用沟道和源极/漏极区的增大的表面面积的优势，在鳍器件上方以及沿着鳍器件的侧面(例如，包裹)形成栅极以产生更快、更可靠和更易控制的半导体晶体管器件。在FinFET器件中，鳍结构的上部用作沟道，而鳍结构的下部用作阱。在一些FinFET中，鳍结构可以包括将适当的应力提供至沟道层的缓冲层以增强沟道层中的载流子迁移率。
技术实现思路
本专利技术的实施例提供了一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。本专利技术的另一实施例提供了一种用于制造半导体器件的方法，包括：在衬底上方形成多个缓冲结构，所述缓冲结构具有鳍状且沿着第一方向延伸，并且布置为在与所述第一方向交叉的第二方向上彼此平行，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在相应的一个所述鳍状缓冲结构的上表面上方形成鳍结构。本专利技术的又一实施例提供了一种半导体FET器件，包括：缓冲结构，具有鳍状并且设置在衬底上方，所述缓冲结构沿着第一方向延伸；以及鳍结构，包括设置在所述缓冲结构上的FET器件的沟道区，并且所述鳍结构沿着所述第一方向延伸；其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A是根据本专利技术的一个实施例的具有鳍结构的半导体FET器件(FinFET)的示例性立体图。图1B至图1D是根据本专利技术的一些实施例的FinFET器件的示例性平面图。图2至图13示出了根据本专利技术的一个实施例的用于制造FinFET器件的示例性顺序工艺。图14至图26示出了根据本专利技术的另一实施例的用于制造FinFET器件的示例性顺序工艺。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于公开的范围或值，而是可以取决于工艺条件和/或器件的期望性质。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚，可以以不同的比例任意地绘制各个部件。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，术语“由…制成”可以意指“包括”或“由…组成”。图1A是根据本专利技术的一个实施例的具有形成在缓冲结构上方的鳍结构的半导体FET器件(FinFET)的示例性立体图。在这些图中，为了简化，省略了一些层/部件。FinFET器件1包括衬底2、用作缓冲结构3的第一外延层、设置在缓冲结构3上方的用作FinFET器件1的沟道层的鳍结构5、隔离绝缘层6和栅极结构7等。在图1A中，在衬底2上方设置一个鳍结构5。然而，鳍结构的数量不限于一个。鳍结构(和第一外延层3)的数量可以是两个或多个。此外，可以邻近鳍结构5的两侧设置多个伪鳍结构的一个以改进图案化工艺中的图案保真度。第一外延层3用作缓冲结构以使由衬底2和鳍结构5之间的晶格失配引起的应变弛豫，以及向鳍结构5施加适当的应力。缓冲结构3也具有与衬底2不同的晶格常数。在一些实施例中，用作阻挡层的第二外延层4可以设置在第一外延(缓冲)层3和鳍结构5之间。在本专利技术中，缓冲结构3具有在与鳍结构5相同的方向(Y方向)上延伸的鳍式结构。鳍式结构包括矩形平行六面体形状、条状或长而薄的柱状的鳍结构。如图1A所示，缓冲结构3的侧表面和部分上表面由隔离绝缘层6覆盖。在这个方面，缓冲结构3在形成在衬底2的整个表面上方的均匀的毯状层上方应该是显著的。在本专利技术中，如图1B所示，图1B是根据本专利技术的一个实施例的FinFET器件的示例性平面图，在衬底2上方设置多个和单独的缓冲结构3。如果均匀的毯状层形成在衬底2的整个表面上方，由于衬底和缓冲结构之间的晶格失配，将在毯状层中引起诸如晶格位错的许多缺陷(例如，大于1×103cm-3)。特别地，当毯状层的厚度较大时，将引起更多缺陷。相反，在本实施例中，由于具有鳍式结构的多个和单独的缓冲结构3设置在衬底2上方，在一些实施例中的每个缓冲结构中包含的缺陷可以减少至小于1×103cm-3和可以小于1×102cm-3。在其他实施例中，缓冲结构基本上没有缺陷。如图1A所示，沿着Y方向在一个缓冲结构3上方设置一个鳍结构5。沿着Y方向设置在一个缓冲结构上方的鳍结构的数量不限于一个，并且如图1C所示，多于一个的鳍结构5可以沿着Y方向设置在缓冲结构3上方。换句话说，鳍结构5分成沿着Y方向的多个鳍结构，该多个鳍结构沿着Y方向对准。在图1A中，沿着X方向设置在一个缓冲结构3上方的鳍结构的数量也是一个。然而，沿着X方向设置在一个缓冲结构3上方的鳍结构的数量不限于一个，并且如图1D所示，多于一个的鳍结构5可以沿着X方向设置在缓冲结构3上方。换句话说，多个鳍结构5设置为在X方向上彼此平行。然而，在这种情况下，X方向上的缓冲结构的宽度将变大，并且可以引起缓冲结构3中的缺陷。在本专利技术的一些实施例中，缓冲结构3的宽度W1约等于或大于鳍结构5的宽度W2的两倍(W1≥W2)以从缓冲结构3至鳍结构(沟道层)5施加足够量的应力。缓冲结构3的宽度W1等于或小于H1×1/3，其中，H1是从衬底2的缓冲结构的高度。当宽度W1大于该值时，将在缓冲结构中引起更多的缺陷。在一些实施例中，缓冲结构3的宽度W1在约10nm至约100nm的范围内，并且在其他实施例中可以在约15nm至约30nm的范围内。在一些实施例中，鳍结构5的宽度W2在约3nm至约20nm的范围内，并且在其他实本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。

【技术特征摘要】
2015.07.31 US 14/815,7221.一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。2.根据权利要求1所述的方法，其中，形成缓冲结构包括：在所述衬底上方形成第一绝缘层；图案化所述第一绝缘层以形成在所述第一方向上延伸的第一开口，从而使得所述衬底的上表面暴露于所述第一开口；以及在所述第一开口中形成第一半导体材料。3.根据权利要求1所述的方法，其中，形成缓冲结构包括：在所述衬底上方形成伪鳍结构；在所述伪鳍结构的侧表面上方形成侧壁间隔件；在形成所述侧壁间隔件之后，在所述伪鳍结构的上表面和所述衬底的上表面上形成覆盖层；在形成所述覆盖层之后，去除所述侧壁间隔件以暴露所述伪鳍结构的至少侧表面；至少在所述伪鳍结构的暴露的侧表面上形成第一半导体层；以及去除形成的半导体层的上部。4.根据权利要求3所述的方法，其中：在去除所述侧壁间隔件中，也暴露由所述侧壁间隔件的底部覆盖的所述衬底的部分，并且在形成所述第一半导体层中，所述第一半导体层也形成在所述衬底...

【专利技术属性】
技术研发人员：冯家馨，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71