包括鳍结构的半导体器件及其制造方法技术

半导体FET器件包括缓冲结构和鳍结构。缓冲结构具有鳍状，设置在衬底上方并且沿着第一方向延伸。鳍结构包括FET器件的沟道区，设置在缓冲结构上并且沿着第一方向延伸。沿着与第一方向垂直的第二方向的缓冲结构的宽度大于沿着第二方向在缓冲结构和鳍结构之间的界面处测量的鳍结构的宽度。本发明专利技术的实施例还涉及包括鳍结构的半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，更具体地，涉及具有鳍结构的半导体器件及其制造工艺。
技术介绍
随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起诸如鳍式场效应晶体管(FinFET)的三维设计的发展。FinFET器件通常包括具有高高宽比的半导体鳍，并且在半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区。利用沟道和源极/漏极区的增大的表面面积的优势，在鳍器件上方以及沿着鳍器件的侧面(例如，包裹)形成栅极以产生更快、更可靠和更易控制的半导体晶体管器件。在FinFET器件中，鳍结构的上部用作沟道，而鳍结构的下部用作阱。在一些FinFET中，鳍结构可以包括将适当的应力提供至沟道层的缓冲层以增强沟道层中的载流子迁移率。
技术实现思路
本专利技术的实施例提供了一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。

【技术特征摘要】
2015.07.31 US 14/815,7221.一种用于制造半导体器件的方法，包括：在衬底上方形成缓冲结构，所述缓冲结构具有鳍状并且沿着第一方向延伸，所述缓冲结构具有与所述衬底不同的晶格常数；以及在形成鳍状缓冲结构之后，在所述鳍状缓冲结构的上表面上方形成鳍结构，其中，沿着与所述第一方向垂直的第二方向的所述缓冲结构的宽度大于沿着所述第二方向在所述缓冲结构和所述鳍结构之间的界面处测量的所述鳍结构的宽度，所述缓冲结构的上表面在所述界面处与所述鳍结构的底部接触。2.根据权利要求1所述的方法，其中，形成缓冲结构包括：在所述衬底上方形成第一绝缘层；图案化所述第一绝缘层以形成在所述第一方向上延伸的第一开口，从而使得所述衬底的上表面暴露于所述第一开口；以及在所述第一开口中形成第一半导体材料。3.根据权利要求1所述的方法，其中，形成缓冲结构包括：在所述衬底上方形成伪鳍结构；在所述伪鳍结构的侧表面上方形成侧壁间隔件；在形成所述侧壁间隔件之后，在所述伪鳍结构的上表面和所述衬底的上表面上形成覆盖层；在形成所述覆盖层之后，去除所述侧壁间隔件以暴露所述伪鳍结构的至少侧表面；至少在所述伪鳍结构的暴露的侧表面上形成第一半导体层；以及去除形成的半导体层的上部。4.根据权利要求3所述的方法，其中：在去除所述侧壁间隔件中，也暴露由所述侧壁间隔件的底部覆盖的所述衬底的部分，并且在形成所述第一半导体层中，所述第一半导体层也形成在所述衬底...

【专利技术属性】
技术研发人员：冯家馨，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71