转换电路及芯片制造技术

本发明专利技术提供一种转换电路及芯片，该转换电路包括：输入单元，连接输入单元的DAC，连接DAC输出端的ADC，ADC的输出端连接比较单元，比较单元用于将ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则通知测试数据采集单元；若比较结果超出预设的误差范围，则将比较结果输出至校正单元；校正单元用于根据比较结果获取补偿码集，并将补偿码集输入至输入单元，以使输入单元根据补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集；测试数据采集单元用于获取ADC输入端的电压值。上述转换电路解决了现有技术中测试ADC需要较长测试时间的问题。

【技术实现步骤摘要】

本专利技术实施例涉及电路技术，尤其涉及一种转换电路及芯片。
技术介绍
在产业应用中，需要计算模拟数字转换器(Analog-to-Digital Converter,简称ADC)的静态参数，计算ADC的静态参数需要采集ADC的输出码及对应的输入电压，但是由于ADC的传输特性曲线是多对一的对应函数，这就使得现有的测试ADC的测试电路比较繁琐，需要的测试时间非常长。举例来说，现有技术中采用多点采样的线性阶梯直方图法或柱状图法等方法测试ADC的静态参数,如积分非线性值(Integral nonlinearity,简称INL),差分非线性值 (Differential Nonlinearity,简称 DNL),增益误差(Gain Error)等。采用线性阶梯直方图或柱状图法属于统计方法，其具有随机性和粗略性，且从ADC输出的输出码并不能确定输入ADC的输入电压值。在测试ADC的过程中，只有在采样点足够多的条件下，才能有较精准的测试结果，由此导致测试时间非常长。举例来说对IObit的ADC，如用直方图测试法，其采样点的数量为(21°)xl6=1024xl6=16384,采样时间会很长。由此，如何设计一种可以缩短ADC的测试时间的转换电路成为当前需要解决的技术问题。
技术实现思路
有鉴于此，针对现有技术中的缺陷，本专利技术提供一种转换电路及芯片，用于解决现有技术中测试ADC需要较长测试时间的问题。第一方面，本专利技术实施例提供一种转换电路，所述转换电路包括输入单元，数字模拟转换器DAC，模拟数字转化器ADC，比较单元，校正单元及测试数据采集单元，所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；所述数字模拟转换器DAC，用于接收所述所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；所述模拟数字转换器ADC，用于通过输入端接收所述DAC输出的所述模拟信号，并将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；所述比较单元，用于将所述ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述ADC的输入端的电压值，以根据所述电压值计算所述ADC的静态参数，其中，所述输入单元还用于接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述DAC的输入端。结合第一方面，在一种可能的实现方式中，所述DAC的输出端和所述ADC的输入端通过测试板连接。结合第一方面以及上述可能的实现方式，在第二种可能的实现方式中，所述标准测试码为十进制的线性阶梯码。结合第一方面以及上述可能的实现方式，在第三种可能的实现方式中，转换电路还包括运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述ADC ；其中，所述运算放大器的第一输入端连接所述DAC的输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述ADC的输入端。结合第一方面以及上述可能的实现方式，在第四种可能的实现方式中，所述测试数据采集单元包括数字转换器和寄存器，所述数字转换器用于在ADC的所述输入端采集所述电压值，并将在所述ADC的输入端采集到的所述电压值存储在所述寄存器中。结合第一方面以及上述可能的实现方式，在第五种可能的实现方式中，所述测试数据采集单元，还用于获取所述DAC输出端的用于计算所述DAC的静态参数的电压值。结合第一方面以及上述可能的实现方式，在第六种可能的实现方式中，所述第二标准测试码集中包括与第一标准测试码集中的码阶一一对应的码阶，所述比较单元，具体用于将所述ADC输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元通知测试数据采集单元；否则，所述比较单元将所述差值输出至校正单元；相应地，所述校正单元，具体用于若所述测试码集中的任何一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。结合第一方面以及上述可能的实现方式，在第七种可能的实现方式中，所述输入单元具体用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码，并接收所述校正单元输出的补偿码集，将所述补偿码集中的每一差值与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。第二方面，本专利技术实施例还提供一种测试电路，所述转换电路包括输入单元，数字模拟转换器DAC，比较单元，校正单元及测试数据采集单元，所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；所述数字模拟转换器DAC，用于接收所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；将所述模拟信号输送到待测模拟数字转换器ADC的输入端；以使所述待测ADC将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；所述比较单元，用于接收所述待测ADC输出的测试码集，并将所述测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述待测ADC的所述输入端的电压值，并根据所述电压值计算所述待测ADC的静态参数，其中，所述输入单元还用于接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述待测DAC的输入端。结合第二方面，在一种可能的实现方式中，所述测试电路还包括运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述待测ADC ;其中，所述运算放大器的第一输入端连接所述DAC的所述输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述待测ADC的输入端。 结合第二方面和上述可能的实现方式，在第二种可能的实现方式中，所述第二本文档来自技高网...

【技术保护点】
一种转换电路，其特征在于，所述转换电路包括输入单元，数字模拟转换器DAC，模拟数字转化器ADC，比较单元，校正单元及测试数据采集单元，所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；所述数字模拟转换器DAC，用于接收所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；所述模拟数字转换器ADC，用于通过输入端接收所述DAC输出的所述模拟信号，并将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；所述比较单元，用于将所述ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述ADC的输入端的电压值，其中，所述输入单元还用于：接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述DAC的输入端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邓开平，熊涛，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：