一种低压带隙电压基准电路制造技术

本实用新型专利技术公开了一种低压带隙电压基准电路，包括：接收运放的输出信号，提供电流给两条双极结型晶体管(BJT)支路的电流镜；差分输入两条BJT支路上端的电压，产生输出信号给所述电流镜，利用深度负反馈使两条BJT支路上端的电压相等的运放，所述运放为NMOS输入对结构；自适应调整两条BJT支路中共基极BJT的基极电压的自适应调整电路；根据共基极BJT的基极电压，控制自身支路的电流的两条BJT支路；镜像产生Bandgap电压基准电路的输出电压的Bandgap输出电路；通过本实用新型专利技术的方案，能够减使该Bandgap电压基准电路能够在较低的输入电压下工作。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电压基准源技术，尤其涉及一种低压带隙(Bandgap)电压基准电路。
技术介绍
电压基准源作为一个基本的单元电路，在数/模(D/A)、模/数(A/D)转换器和SDRAM等电路中占有极其重要的地位。在众多类型的电压基准源中，Bandgap电压基准电路应用最为广泛。传统的Bandgap电压基准电路一般有图I和图2所示的两种结构，图I中，P型-金属-氧化物-半导体(PMOS，P-Mental-Oxide-Semiconductor) Pl I、PM0SP12、PM0S P13 构成共源共栅的电流镜，用于镜像彼此电路上的电流，PM0SP14、PM0S P15、PM0S P16构成串叠式(cascode)电路，运算放大器(以下简称运放)OPl的正输入端连接PMOS P15的漏极，电阻Rll的一端，负输入端连接PMOS P16的漏极和PNP M2的发射极，输出端连接PMOS P12和PMOSP13的栅极，电阻Rll的另一端连接PNP Ml的发射极，PNP Ml的基极与PNPM2的基极连接在一起，并接地，PNP Ml和PNP M2的集电极均接地，PMOS P14的漏极作为输出端，输出电本文档来自技高网...

【技术保护点】
一种低压带隙(Bandgap)电压基准电路，其特征在于，该电路包括：接收运放的输出信号，提供电流给两条双极结型晶体管(BJT)支路的电流镜；差分输入两条BJT支路上端的电压，产生输出信号给所述电流镜，利用深度负反馈使两条BJT支路上端的电压相等的运放，所述运放为N型？金属？氧化物？半导体(NMOS)输入对结构；根据运放中NMOS输入对的工作情况自适应调整两条BJT支路中共基极BJT的基极电压的自适应调整电路；根据共基极BJT的基极电压，控制自身支路的电流，保证所述运放正常工作的两条BJT支路；镜像产生Bandgap电压基准电路的输出电压的Bandgap输出电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄雷，
申请(专利权)人：快捷半导体苏州有限公司，
类型：实用新型
国别省市：