包括底部填充用围堰的印刷电路板及其制造方法技术

本发明专利技术涉及一种具有优良检测能力的底部填充用围堰。本发明专利技术提供一种在晶片元件周围以围墙的形状形成，并且用于防止填充在基板和晶片元件之间的底部填充材料流出的围堰，其特征在于围堰由干膜型阻焊剂形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种，尤其涉及一种包括使用干膜型(dry film type)阻焊剂(Solder Resist)的底部填充用围堰的印刷电路板及其制造方法。
技术介绍
为了保护以集成电路(IC)为中心的元件，使用主要为环氧树脂的各种树脂进行包装，近年来随着小型化和轻量化，IC的贴装方法主要采用被称为表面安装的直接将IC等元件载置于基板并使用液体树脂进行包装的方法(底部填充(Under-Fi 11)工序)。这种底部填充工序是用于解决热机械疲劳问题的方法，具体是指向环氧树脂等粘合力优良的高分子材料中填充无机颗粒使其获得接近焊剂的热膨胀系数的值，然后将其填`充于晶片和印刷电路板之间的缝隙的工序，此时所使用的填充有无机颗粒的高分子复合材料称为底部填充材料(Under-fi 11)。一般所知的底部填充材料是液体形态，存在如下问题具有高流动性的底部填充材料流出至不需要其的区域，从而导致不利的污染或产品不良又或者难以实现高密度的安装。为了防止这些问题，采用在元件周围形成称为围堰(Dam)的围墙的方法。现有围堰主要以使用通过冲压形成的薄片形状的材料或液体阻焊剂(例如，日本专利公开第1996-3254本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：崔炳株，郑遇载，崔宝允，李光珠，郑珉寿，
申请(专利权)人：株式会社LG化学，
类型：
国别省市：