一种金属-介质-金属电容及其制造方法技术

本发明专利技术涉及一种金属-介质-金属电容及其制造方法。通过本发明专利技术的电容及其制造方法，可以将具有较高介电常数的介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候，提高电容的面积利用率和电容量的同时，不影响或者降低金属连线的RC寄生延迟。

【技术实现步骤摘要】
本专利技术属于集成电路领域，具体涉及一种金属-介质-金属电容及其制造方法。
技术介绍
在集成电路中，电容作为常用的电子元器件单元被广泛地应用。通常，在半导体集成电路中，集成电容与晶体管电路制作在同一芯片上。目前，芯片中广泛采用的电容形式包括金属-介质-金属电容。传统的金属-介质-金属电容，可以在同一金属层采用插指状结构，并利用多层金属层叠层的方式在相对较小的面积上制作容量更大的电容，因此在设计大容量集成电容时设计者更青睐这类电容。 下层金属层的层间介质层电容(也称层间电容)，大大地提高了面积利用率和电容量。其中前者产生的电容与层内介质的介电常数(介电常数简称k值)、金属层深度和金属极板长度(例如指状极板的每指长度)成正比，与金属极板间距成反比；后者产生的电容与层间介质层的k值、上下层金属极板的重叠面积成正比，与层间介质层的厚度成反比。在同一金属层中，提高介质的介电常数k值是提高电容的面积利用率和电容量的方法之一。然而，在常规的芯片制作的后道互连工艺中，为降低金属连线的寄生RC延迟，后道金属层介质的k值一般不宜过高；特别是在高阶制程中，后道金属层中采用低介电常数(low-k)介质层来降低金属连线的寄生RC延迟。因此，如何能够在提高电容的面积利用率和电容量的同时，降低或不增加寄生RC延迟，一直是本领域技术人员想要解决的技术问题。
技术实现思路
本专利技术提供了一种金属-介质-金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤， 所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属-介质-金属的电容结构； 所述后道金属层单元的制作过程包含以下步骤 在基底之上，沉积第一介质层； 在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层； 在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层； 在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层； 再在所述第二刻蚀工艺后所形成的结构表面沉积金属层；在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形；所述电容区域的介质层采用High-K的材料；所述金属连线区域的介质层采用Low-K的材料。通过本专利技术的制造方法，可以将具有较高介电常数的介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候，提高电容的面积利用率和电容量的同时，不影响或者降低金属连线的RC寄生延迟。采用上述制造方法获得的金属-介质-金属电容，在后道金属层单元中，电容区域的介质层中采用了具有较高介电常数的材料，提高了电容的面积利用率和电容量，而金属连线区域的介质层采用常规或较低介电常数的材料，不影响或降低金属连线区域的寄生RC延迟。所述的金属-介质-金属电容,其中介质也称电介质,可以采用本领域技术人员所熟知的能够用于电容的电介质，例如绝缘体或半导体等；更具体的，优选可以用于电容的氧化物或氮化物；其中所述金属，可以采用本领域技术人员所熟知的能够用于电容的金属物质，优选铜金属。所述的金属-介质-金属电容，其可以只包含一层金属层单兀，也可以是多层金属层单元叠层结构。 金属-介质-金属的电容结构可以采用本领域技术人员所熟知的各种类型，例如平板型、插指型等。优选采用可以充分利用侧壁电容的结构类型。在本专利技术的一个具体实施例中，电容结构采用插指型。优选采用电容结构对称性更好的类型，可以降低寄生RC延迟。另外，为提高电容的面积利用率和电容量，所述的金属-介质-金属电容的所有电容区域的介质层都采用介电常数较高的材料。所述金属层单元的叠层结构也可以采用本领域技术人员所熟知的各种类型。优选采用可以充分利用层间电容的结构类型。优选相邻金属层单元的金属极板区域相同且对齐。所述金属-介质-金属电容中，其包含一层或多层后道金属层单元，所述后道金属层单元包含金属连线区域和电容区域。在一个实施例中，最上层的后道金属层单元同时包含了电容区域和金属连线区域。所述的基底可以是表面已经形成了半导体器件层的衬底；所述基底也可以是在所述衬底表面制作了至少一层金属层单元后所形成的。所述的沉积第一介质层和第二介质层的操作，可以采用本领域技术人员所熟知的方法，例如采用离子体增强型化学气相沉积(PECVD)或原子层沉积(ALD)或旋涂的方法。所述沉积操作之后，可以采用本领域技术人员所熟知的方法使沉积操作后形成的表面平坦化，例如采用化学机械抛光的方法研磨沉积操作后形成的表面。所述的定义出第一介质层图形，可以采用本领域技术人员所熟知的方法。在一个实施例中，采用光刻工艺在形成的结构表面定义出第一介质层图形，具体地，在第一介质层表面上旋涂光刻胶，光刻形成第一介质层图形。通过后续的第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层。所述的定义出第二介质层图形，可以采用本领域技术人员所熟知的方法。在本专利技术的一个实施例中，采用光刻工艺在形成的结构表面定义出第二介质层图形，具体地，在第二介质层表面上旋涂光刻胶，光刻形成第二介质层图形，并且在定义出第二介质层图形之后或者同时，对所述的第一介质层图形进行光刻对准。通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的其他所有区域的第二介质层，形成了介质凹槽。再在所述第二刻蚀工艺后所形成的结构表面沉积金属层。在一个具体实施方案中，在所述第二刻蚀工艺后所形成的沟槽中填充金属，可以采用本领域技术人员所熟知的方法进行填充，例如电镀的方式。另外，第一介质层图形内的介质凹槽和第二介质层图形内的介质凹槽可以填充不同的金属。在一个具体实施例中，采用电镀的方式在所述第二刻蚀工艺后所形成的沟槽中·全部填充铜金属。在一个具体实施方案中，在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；即，先沉积电容区域的介质层，经第一刻蚀工艺后，再沉积金属连线区域的介质层。所述电容区域的介质层采用k值大于7的high-k材料，即先沉积的第一介质层采用k值大于7的high-k材料；所述金属连线区域的介质层(即后沉积的第二介质层)采用k值小于4的材料，例如常规介质(k值约为3. 9)或者low-k (k值小于3)材料。在另一个具体实施方案中，在所述后道金属层单元中第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形；即，先沉积金属连线区域的介质层，经第一刻蚀工艺后，再沉积电容区域的介质层，所述电容区域的介质层采用k值大于7的high-k材料,即后沉积的第二介质层采用k值大于7的high-k材料的介质，所述金属连线区域的介质层(即先沉积的第一介质层)采用k值小于4的材料，例如常规介质(k值约为3. 9)或者low-k (k值小于3)材料。在其中一个具体实施方案中，所述的电容区域的介质层采用k值大于7的high-k的材料，诸如Al2O3 (k 9)、Si3本文档来自技高网...

【技术保护点】
一种金属？介质？金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤，？所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属？介质？金属的电容结构；所述后道金属层单元的制作过程包含以下步骤：在基底之上，沉积第一介质层；在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层；在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层；在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层；再在所述第二刻蚀工艺后所形成的结构表面沉积金属层；在所述后道金属层单元中：所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述金属连线区域的介质层的图形；所述电容区域的介质层采用High？K的材料；所述金属连线区域的介质层采用Low？K的材料。

【技术特征摘要】
1.一种金属-介质-金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤， 所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属-介质-金属的电容结构； 所述后道金属层单元的制作过程包含以下步骤 在基底之上，沉积第一介质层； 在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层； 在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层； 在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层； 再在所述第二刻蚀工艺后所形成的结构表面沉积金属层； 在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述...

【专利技术属性】
技术研发人员：周伟，全冯溪，蒋宾，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：