一种金属-介质-金属电容及其制造方法技术

本发明专利技术涉及一种金属-介质-金属电容及其制造方法。通过本发明专利技术的电容及其制造方法，可以将具有较高介电常数的介质层的电容集成到采用常规或者较低介电常数介质的后道互连工艺中，从而可以实现在大容量集成电容的时候，提高电容的面积利用率和电容量的同时，不影响或者降低金属连线的RC寄生延迟。

【技术实现步骤摘要】
本专利技术属于集成电路领域，具体涉及一种金属-介质-金属电容及其制造方法。
技术介绍
在集成电路中，电容作为常用的电子元器件单元被广泛地应用。通常，在半导体集成电路中，集成电容与晶体管电路制作在同一芯片上。目前，芯片中广泛采用的电容形式包括金属-介质-金属电容。传统的金属-介质-金属电容，可以在同一金属层采用插指状结构，并利用多层金属层叠层的方式在相对较小的面积上制作容量更大的电容，因此在设计大容量集成电容时设计者更青睐这类电容。 下层金属层的层间介质层电容(也称层间电容)，大大地提高了面积利用率和电容量。其中前者产生的电容与层内介质的介电常数(介电常数简称k值)、金属层深度和金属极板长度(例如指状极板的每指长度)成正比，与金属极板间距成反比；后者产生的电容与层间介质层的k值、上下层金属极板的重叠面积成正比，与层间介质层的厚度成反比。在同一金属层中，提高介质的介电常数k值是提高电容的面积利用率和电容量的方法之一。然而，在常规的芯片制作的后道互连工艺中，为降低金属连线的寄生RC延迟，后道金属层介质的k值一般不宜过高；特别是在高阶制程中，后道金属层中采用低介电常数(low-k)介质层来降低金属本文档来自技高网...

【技术保护点】
一种金属？介质？金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤，？所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属？介质？金属的电容结构；所述后道金属层单元的制作过程包含以下步骤：在基底之上，沉积第一介质层；在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层；在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层；在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层；再在所述第二刻蚀工艺后所形成的结构表面沉积金属层；在所述后道...

【技术特征摘要】
1.一种金属-介质-金属电容的制造方法，其包括提供基底和在基底之上制作至少一层后道金属层单元的步骤， 所述后道金属层单元包含金属连线区域和电容区域；所述电容区域具有金属-介质-金属的电容结构； 所述后道金属层单元的制作过程包含以下步骤 在基底之上，沉积第一介质层； 在所形成的结构表面定义出第一介质层图形，并通过第一刻蚀工艺刻蚀掉所述第一介质层图形以外的其他所有区域的第一介质层； 在所述第一刻蚀工艺后所形成的结构表面沉积第二介质层； 在所形成的结构表面定义出第二介质层图形，并通过第二刻蚀工艺刻蚀掉所述第一介质层图形和第二介质层图形以外的第二介质层； 再在所述第二刻蚀工艺后所形成的结构表面沉积金属层； 在所述后道金属层单元中所述第一介质层图形是所述电容区域的介质层的图形，所述第二介质层图形是所述金属连线区域的介质层的图形；或者，所述第二介质层图形是所述电容区域的介质层的图形，所述第一介质层图形是所述...

【专利技术属性】
技术研发人员：周伟，全冯溪，蒋宾，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：