制造包括位于支撑衬底上的功能化层的半导体结构的工艺制造技术

制造包括位于支撑衬底上的功能化层的半导体结构的工艺。本发明专利技术涉及一种制造包括位于支撑衬底（3）上的第一功能化层（4）的半导体结构（1）的工艺，所述工艺包括以下步骤：（a）在源衬底（2）中注入离子物质，所述源衬底（2）包括：所述功能化层（4）和相对于注入方向位于所述功能化层（4）下面的牺牲缓冲层（5），所述离子物质被注入到限制源衬底（2）的包括缓冲层（5）的至少一部分和功能化层（4）的上部（20）的厚度的深度；（b）将源衬底（2）接合到支撑衬底（3）；（c）使所述源衬底（2）破裂并且向支撑衬底（3）传递源衬底（2）的上部（20）；（d）通过相对于功能化层（4）的选择性蚀刻去除缓冲层（5）。

【技术实现步骤摘要】
本专利技术的领域是电子、光学和光电子产业中使用的半导体衬底涉及的领域，更具体地，涉及三维(3D)结构中使用的半导体衬底的领域。本专利技术更具体地涉及制造包括位于支撑衬底上的功能化层的半导体结构的工艺。
技术介绍
半导体结构用作用于形成电子、光电子等器件的基础。为了提高所述器件的性能，已开发了用于增加每单位面积的蚀刻电路的密度的方 法。然而，电路的小型化在物理上受到限制。三维(3D)集成方法已被开发，其中，除了对减小电路大小的研究之外，所述电路被叠置以形成3D结构并经由竖直的互连件连接。在本文中，术语“竖直”是指垂直于形成有这些电路的衬底的主面的方向。这种类型的结构的制造通常需要通过Smart Cut 型的工艺在支撑衬底上连续传递(transfer)构成它们的层。实际上，这些层被独立地在“源”衬底上生产，其中，通过注入形成用于限定要传递的层的脆化区。该传递涉及将每个层连续接合(bonding)在支撑衬底上或者在已经传递到支撑衬底上的层上。所述接合通常是通过分子粘附的接合。在接合之后将能量输入到脆化区，以沿着脆化区产生源衬底的劈裂(cleavage)，接着，层被传递到支撑衬底上。传递的层的上表本文档来自技高网...

【技术保护点】
一种制造包括位于支撑衬底（3）上的第一功能化层（4）的半导体结构（1）的工艺，所述工艺包括以下步骤：（a）在源衬底（2）中注入离子物质，所述源衬底（2）包括：？所述第一功能化层（4），所述第一功能化层（4）包括位于表面的第一金属导电电极（7a），？牺牲缓冲层（5），该牺牲缓冲层（5）相对于注入方向位于所述第一功能化层（4）下面，所述离子物质被以限制所述源衬底（2）的上部（20）的厚度的深度注入，所述上部（20）包括所述牺牲缓冲层（5）的至少一部分、所述第一金属导电电极（7a）和所述第一功能化层（4），（b）提供包括第二功能化层（6）的支撑衬底（3），所述第二功能化层（6）包括位于表面的第二金属...

【技术特征摘要】
2011.07.28 FR 11569101.一种制造包括位于支撑衬底(3)上的第一功能化层(4)的半导体结构(I)的工艺，所述工艺包括以下步骤 (a)在源衬底(2)中注入离子物质，所述源衬底(2 )包括 -所述第一功能化层(4)，所述第一功能化层(4)包括位于表面的第一金属导电电极(7a)， -牺牲缓冲层(5)，该牺牲缓冲层(5)相对于注入方向位于所述第一功能化层(4)下面， 所述离子物质被以限制所述源衬底(2 )的上部(20 )的厚度的深度注入，所述上部(20 )包括所述牺牲缓冲层(5)的至少一部分、所述第一金属导电电极(7a)和所述第一功能化层(4)， (b)提供包括第二功能化层(6)的支撑衬底(3)，所述第二功能化层(6)包括位于表面的第二金属导电电极(7b)； (c )将所述源衬底(2 )接合到所述支撑衬底(3 )，所述第一金属电极(7a )和所述第二金属电极(7b)位于接合界面(203)； Cd)使所述源衬底(2)破裂并且将所述源衬底(2)的所述上部(20)从所述源衬底(2)传递到所述支撑衬底(3)； Ce)通过相对于所述功能化层(4)的选择性蚀刻去除所述牺牲缓冲层(5)。2.根据权利要求I所述...

【专利技术属性】
技术研发人员：约努茨·拉杜，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：