本发明专利技术提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。
【技术实现步骤摘要】
本专利技术是关于一种制备绝缘体上硅材料的方法，特别涉及采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法。
技术介绍
与体硅器件相比，绝缘体上硅(SOI)器件具有高速、低驱动电压、耐高温、低功耗以及抗辐照等优点，备受人们的关注，在材料和器件的制备方面都得到了快速的发展。SOI材料按其顶层硅薄层的厚度，可分为薄膜SOI (顶层硅通常小于I μ m)和厚膜SOI (顶层硅通常大于I μ m)两大类。薄膜SOI市场95%的应用集中在8英寸和12英寸，其中绝大多数用户为尖端微电子技术的引导者，如IBM、AMD、Motorola、Intel、UMC、TSMC, OKI等。目前供应商为日本信越(SEH)、法国Soitec、日本SUMC0，其中前两家供应了约90 %以上的产品。薄膜SOI市场主要的驱动力来自于高速、低功耗产品，特别是微处理器(CPU)应用。这些产 品的技术含量高，附加值大，是整个集成电路的龙头。很多对SOI的报道均集中在以上这些激动人心的尖端应用上，而实际上SOI早期的应用集中在航空航天和军事领域，现在拓展到功率和灵巧器件以及MEMS应用。特别是在汽车电子、显示、无线通讯等方面发展迅速。由于电源的控制与转换、汽车电子以及消费性功率器件方面对恶劣环境、高温、大电流、高功耗方面的要求，使得在可靠性方面的严格要求不得不采用SOI器件。在这些领域多采用厚膜SOI材料，集中在6英寸和8英寸，目前的用户包括美国 Maxim、ADI、TI (USA),日本 NEC、Toshiba、Panasonic、Denso、TI (Japan)、FUJI、Omron等，欧洲Philips、X-Fab等。这个领域的特点在于SOI器件技术相对比较成熟，技术含量相对较低，器件的利润也相对降低，对SOI材料的价格比较敏感。在这些SOI材料用户里面，很大的应用主要来源于各种应用中的驱动电路如Maxim的应用于主要为手机接受段的放大器电路Panasonic、TI、FUJI、Toshiba、NEC等主要应用在显示驱动电路中的扫描驱动电路；DENS0的应用主要在汽车电子、无线射频电路等；Toshiba的应用甚至在空调的电源控制电路中；0mrOn主要在传感器方面；ADI也主要在高温电路、传感器等；而Phillips的应用则主要是功率器件中的LDM0S，用于消费类电子中如汽车音响、声频、音频放大器等；韩国的Magnchip(Hynix)则为Kopin生产用于数码相机用的显示驱动电路和为LG生产的PDP显示驱动电路等。目前，SOI材料的制备技术主要有注氧隔离技术(SMOX)、键合及背面腐蚀技术(BESOI)及其所衍生出来的智能剥离技术(Smart-cut)、外延层转移技术(ELTRAN)等。其中，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，因此受到人们的重视，虽然埋氧层厚度连续可调，但是通过研磨或者腐蚀的办法减薄顶层硅，顶层硅的厚度均匀性很难得到精确控制。如P. B. Mumola等在顶层硅厚度为1±0. 3 μ m键合减薄SOI材料的基础上，采用计算机控制局部等离子减薄的特殊办法，将顶层硅减薄到O. I μ m，平整度仅能控制在±0. 01 μ m，这也就限制了键合减薄SOI材料在对顶层硅厚度均匀性要求高等方面的应用。而采用SMOX技术制备的SOI材料，虽然具有优异的顶层硅厚度均匀性，但由于受到注入剂量和能量的限制，埋氧层最大厚度很难超过400nm，并且SMOX工艺是利用高温退火，促进氧在硅片内部聚集成核而形成连续埋氧层，但是埋氧层中存在的针孔使其绝缘性能不如热氧化形成的SiO2，击穿电压仅6MV/cm左右，这些缺点限制了 SMOX材料在厚埋层(大于400nm)方面的应用。Smart-cut技术在键合技术的基础上发展而来,并且其顶层娃的厚度由氢离子的注入能量所决定，其厚度连续可调，因此该技术可以同时满足埋氧层厚度和顶层硅均匀性的要求，但是该技术由于采用氢离子注入剥离器件层，因此生产成本较高。外延层转移技术需要在多孔硅上外延单晶硅层，缺陷控制困难，该技术尚未成熟，并没有应用的报道。上文提到，由于键合及背面腐蚀技术具有工艺简单、成本低等优点，但是均匀性较难控制。其主要出发点是在重掺杂器件衬底上外延轻掺杂的器件层，键合后研磨减薄，利用HF、HN03以及CH3COOH的混合腐蚀溶液对轻重掺层不同的腐蚀速率去除重掺杂层，实现轻掺杂层的转移，制备出厚膜SOI衬底。常规方法存在的问题在于腐蚀过程中，该腐蚀不易控制，导致制备出的SOI衬底顶层硅均匀性较差
技术实现思路
本专利技术所要解决的技术问题是，提供一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，能够精确控制衬底顶层半导体层的厚度以及均匀性。为了解决上述问题，本专利技术提供了一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，包括如下步骤提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。作为可选的技术方案，在支撑衬底的正面和背面均形成绝缘层之前，进一步包括如下步骤在支撑衬底背面形成保护层；对支撑衬底正面实施减薄，以对支撑衬底的厚度进行修正。作为可选的技术方案，在采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层之前，进一步采用研磨工艺减薄牺牲层。作为可选的技术方案，支撑衬底的正面和背面形成绝缘层具有相同的厚度，且由相同的材料构成。 作为可选的技术方案，所述键合的步骤实施完毕后，进一步对键合界面实施退火。本专利技术的优点在于，通过注入形成自停止层，器件层的厚度由注入深度决定，该厚度精确可控且厚度均匀，进一步在支撑衬底背面设置绝缘层，可以避免在腐蚀过程中对支撑衬底造成损伤。附图说明附图I所示是本专利技术具体实施方式所述方法的实施步骤流程图。附图2A至附图2E所示是本专利技术具体实施方式所述方法的工艺流程图。具体实施例方式接下来结合附图详细介绍本专利技术所述一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法的具体实施方式。附图I所示是本专利技术具体实施方式所述方法的实施步骤流程图，包括步骤S10，提供器件衬底和支撑衬底；步骤S11，采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；步骤S12，在支撑衬底的正面和背面均形成绝缘层；步骤S13，以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；步骤S14，采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。附图2A所示，参考步骤S10，提供器件衬底200和支撑衬底290。上述两衬底可以 是轻掺杂也可以是重掺杂Si衬底或者其他半导体衬底，可以是P型也可以是η型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。尤其是支撑衬底290，其选择材料范围更为广泛，甚至于不限于是半导体衬底。附图2Β所示，参考步骤SI I，采用离子注入在器件衬底200中形成腐蚀自停止层203，并将器件衬底200分离本文档来自技高网...
【技术保护点】
一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，包括如下步骤：提供器件衬底和支撑衬底；采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层；在支撑衬底的正面和背面均形成绝缘层；以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起；采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。
【技术特征摘要】
1.一种采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，包括如下步骤 提供器件衬底和支撑衬底； 采用离子注入在器件衬底中形成腐蚀自停止层，并将器件衬底分离成牺牲层和器件层； 在支撑衬底的正面和背面均形成绝缘层； 以支撑衬底正面的绝缘层的暴露表面以及器件衬底的器件层的暴露表面为键合面，将器件衬底和支撑衬底键合在一起； 采用旋转腐蚀工艺除去牺牲层和腐蚀自停止层，形成由器件层、绝缘层和支撑衬底构成的带有绝缘埋层的衬底。2.根据权利要求I所述的采用选择性腐蚀制备带有绝缘埋层的衬底的制备方法，其特征在于，在支撑衬底的正面和背面均形成绝缘层...
【专利技术属性】
技术研发人员：魏星，曹共柏，张苗，张峰，王曦，
申请(专利权)人：上海新傲科技股份有限公司，中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。