阻变存储器及其制备方法技术

本发明专利技术实施例公开了一种阻变存储器及其制备方法。所述阻变存储器包括上电极、阻变材料和下电极，所述阻变材料位于下电极之上，所述上电极嵌入在阻变材料之内，所述上电极的顶部的宽度大于其底部的宽度。本发明专利技术还公开了阻变存储器的制备方法。本发明专利技术所提供的阻变存储器及其制备方法，可以有效地缩小电极的作用面积，同时，可以以制作微米级存储器的成本来实现纳米级存储器的效果，简化了存储器的制作工艺、同时节约了制作成本。

【技术实现步骤摘要】

本专利技术涉及半导体器件领域，具体来说，涉及半导体阻变存储器及其制造方法，更具体而言，涉及一种具有微电极的。
技术介绍
随着信息技术飞速的发展，半导体存储器已经成为各种电子设备系统不可缺少的组成部分。目前，市场上的存储器有一部分是基于混合其他物质(如硼，磷)的多晶硅栅做浮置栅极(floating gate)与控制栅极(control gate)的浮栅闪存(Floating Gate FlashMemory)ο但是闪存在最近二十年发展迅猛，闪存单元尺寸急剧缩小，闪存在等比例缩小方面面临巨大挑战，特别是进入45nm技术节点以后，闪存单元之间的距离缩小，导致单元之间的干扰加重，对存储器的可靠性带来严重影响。 相比之下，阻变存储器以其稳定性好，可靠性强，结构简单，CMOS工艺兼容等特点，越来越被广泛应用。阻变存储器是一种通过外加不同极性、大小的电压，改变阻变材料的电阻大小从而存储数据的新型存储器件。结构上主要由上电极，阻变材料和下电极组成。为了适应越来越高的要求，希望阻变存储器的操作电流，尤其是从低阻到高阻的操作电流(reset操作)越小越好。现有的阻变存储器结构一般为MIM (金属电极-阻变材料-金属电极)结构或者十字交叉结构。MIM结构是指上下电极中间夹着阻变材料的结构，类似于电容。十字交叉结构是上下两个微电极相互垂直交叉，在交叉的重合面积之间填充阻变材料。无论是哪种结构，都期望获得低的操作电流，方法之一就是减小电极面积。电极面积越小，加载在阻变材料上电场的有效面积越小，形成的导电细丝更加集中，操作电流就越小。目前希望将电极做得更小，尤其是达到百纳米和十纳米甚至更小的级别，因而往往通过纳米级的工艺来实现这种微电极(即上述的金属电极)，制作工艺较为复杂，成本高且不稳定。
技术实现思路
针对上述技术中存在的缩小电极面积工艺复杂、且成本高的问题，本专利技术实施例中提供了一种。一方面，本专利技术的实施例提供了一种阻变存储器，包括上电极、阻变材料和下电极，所述阻变材料位于下电极之上，所述上电极嵌入在阻变材料之内，所述上电极的顶部的宽度大于其底部的宽度。另一方面，本专利技术的实施例提供了一种阻变存储器的制备方法，包括步骤一通过在半导体衬底之上淀积金属层，形成下电极；步骤二 在下电极上生长用于形成阻变层的材料，并通过各向异性刻蚀在用于形成阻变层的材料中形成凹槽，所述凹槽的上部开口的宽度大于其下端面的宽度；步骤三通过利用金属材料填充所述凹槽来形成上电极，使得所述上电极的顶部的宽度大于其底部的宽度；步骤四通过氧化所述下电极之上的用于形成阻变层的材料来形成阻变层。与现有技术相比，本专利技术所提供的，由于上电极以类似于倒梯形的形状嵌到阻变材料中，上电极上端开口面积大于其底部的面积，该存储器的有效作用面积为上电极下部端面区域及下电极与之对应的区域大小，因而可以减小电极的有效作用面积，进而可以优化器件性能。此外，在制备中，由于可以通过微米级电极制作工艺来实现了亚微米或纳米级的电极的制作，或者通过亚微米级的电极制作工艺实现纳米级电极的制作，制造过程中不需要采用复杂的更小尺寸的制作工艺，因而，可以简化制作工艺，节约成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图I为本专利技术一个实施例的具有微电极的阻变存储器结构示意图；图2、3、4、5、6、7示出了根据本专利技术实施例制作具有微电极的阻变存储器的流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，图I示出了本专利技术实施例的具有微电极的阻变存储器结构示意图，其中，阻变存储器包括上电极I、阻变材料2和下电极3，阻变材料2位于下电极3之上，上电极I嵌入在阻变材料2之内，且，使得上电极的顶部的宽度大于其底部的宽度。如图I所示的实施例，上电极嵌入在阻变材料之内的部分可以呈倒梯形，倒梯形的侧壁与平行于下电极的方向的夹角为a。该角度a取决于刻蚀工艺和阻变材料的类型，例如，在采用湿法刻蚀和用于形成阻变材料的材料是硅的情况下，所述角度a可以是54.74°。上电极与下电极的有效作用面积的区域为图I中4所示，即上电极底部区域及下电极中与其所对应的部分的区域。与现有技术相比，在根据本专利技术实施例的阻变存储器的结构中，由于上电极顶部宽度大于其底部宽度，而该存储器有效的电极面积为上电极底部与下电极对应部分的面积，因而可以有效地缩小电极面积。图2、3、4、5、6、7示出了根据本专利技术实施例制作具有微电极的阻变存储器的流程，包括以下步骤。步骤一通过在半导体衬底31之上淀积金属层，形成下电极3。根据本专利技术的一个实施例，如图2所示，可以通过在硅衬底31上淀积一层金属，来形成下电极3。在一个具体实施例中，所述金属可以是钼、钨、镍、铝、钯、金、钛，氮化钛中的任意一种。步骤二 在下电极上生长用于形成阻变层的材料，并通过各向异性刻蚀在用于形成阻变层的材料中形成凹槽，所述凹槽的上部开口的宽度大于其下端面的宽度。具体来说，上述步骤二可以通过以下处理来实现。首先，可以在下电极上生长用于形成阻变层的材料。 在本专利技术的一个实施例中，所述用于形成阻变层的材料可以包括硅、锗以及其他已知或即将出现的适用于形成阻变层的材料。如图3所示，在本专利技术的一个具体实施例中，可以在下电极3上按晶向100来生长单晶硅层22作为用于形成阻变层的材料。接着，可以在所述用于形成阻变层的材料中形成凹槽，所述凹槽的上部开口的宽度大于其下端面的宽度。如图4所示，在本专利技术的一个具体实施例中，可以在用于形成阻变层的材料(例如，图4中的单晶硅层22)上涂抹光刻胶21，并预留出需要刻蚀的窗口尺寸大小，以便进行后续的刻蚀工艺。之后，如图5所示，可以通过各向异性刻蚀工艺(干法各向异性刻蚀工艺或湿法各向异性刻蚀工艺)在用于形成阻变层的材料(例如，图4中的单晶硅层22)中形成凹槽。考虑到硅材料在湿法刻蚀中的各向异性(即单晶硅111面的刻蚀速率与100面的刻蚀速率之比很大)，在本专利技术的一个优选实施例中，可以采用湿法刻蚀技术来形成凹槽。例如，可以在100面上进行刻蚀，由于刻蚀到111面时刻蚀速度大为降低，所以可以形成一个凹槽。此外，可以通过控制刻蚀液的浓度和刻蚀时间就可以控制槽的深度以及底部面积。图5示出了利用湿法各向异性刻蚀得到的一个倒梯形槽。如图5所示，所述凹槽的上部开口的宽度大于其下端面的宽度。尽管图5没有示出，但在采用湿法刻蚀和用于形成阻变材料的材料是硅的情况下，在所得到的倒梯形槽(即所述凹槽)的斜边与平行于下电极的方向的夹角a为54. 74°。此外，针对不同的应用情形，可通过控制刻蚀液的浓度和刻蚀时间来调整刻蚀得到的倒梯形槽的深度。步骤三通过利用金属材料填充所述凹槽来形成上电极，使得所述上电极的顶部的宽度大于其底部的宽度。在本专利技术的一个实施例中，可以在单晶硅本文档来自技高网...

【技术保护点】
一种阻变存储器，其特征在于，包括上电极（1）、阻变材料（2）和下电极（3），所述阻变材料（2）位于下电极（3）之上，所述上电极(1）嵌入在阻变材料(2)之内，所述上电极的顶部的宽度大于其底部的宽度。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡一茂，毛俊，武慧薇，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：