本发明专利技术公开了一种阵列基板，包括至少多条第一扫描线、第二扫描线、数据线以及多个行列排列的像素单元，每个像素单元开关元件和像素电极，像素电极包括主像素电极和次像素电极，控制主像素电极和次像素电极之间存在预设电压差，并使数据线直接通过次像素电极所在的区域对次像素电极输入数据信号，将第一扫描线、第二扫描线以及开关元件设置在上下相邻的像素单元之间，且像素单元之间的区域为对应不透光区域的暗区。本发明专利技术还提供一种液晶显示装置。通过上述方式，本发明专利技术能够减小3D显示模式下的信号串扰，同时减小大视角下的颜色差异，提高液晶显示面板的可靠率。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，特别是涉及一种阵列基板及液晶显示装置。
技术介绍
FPR (Film-type Patterned Retarder,偏光式)是现有3D液晶显示的成像方式之一。如图I所示，FPR3D显示系统包括下玻璃基板11、上玻璃基板12、偏振(PatternedRetarder)薄膜13。下玻璃基板11和上玻璃基板用以形成液晶显示面板，液晶显示面板包括用于显示图像的图像单元14，图像单元14包括对应于一个像素单元并用于显示左眼图像的左图像单元141，以及对应于一个像素并用于显示右眼图像的右图像单元142。偏振薄膜13贴附在液晶显示面板上，通过与偏振眼镜16的配合以将3D画面分离为左眼图像21和右眼图像22。并分别传送至观看者的左眼和右眼以实现立体显示。但是在3D显示模式 下，当观看者处于较大视角时，会出现左右眼影像互相串扰(Crosstalk)的现象，例如，原本送到左眼的左眼图像23同时被右眼观察到了，产生了双眼信号串扰。通常的解决方案是增加左图像单元141和右图像单元142之间的黑色矩阵(Black Matrix, BM) 15的宽度，以减小双眼信号串扰的可能性，并且，黑色矩阵15的宽度需达到一定的宽度才能在一定程度上减少双眼信号串扰。而在MVA (Multi-domain vertical alignment,多域分割垂直配向)型面板的液晶显示模式中，大视角的显示颜色与正视所显示的颜色存在较大差异，为了解决此色偏问题，一般采用Charge-shared (电荷共享)技术以达到低色偏的效果。如图2所示,在一种Charge-shared像素设计中，将一个像素Pixel (N) 30分为主像素(N)和次像素(N)，一个Pixel (N) 30对应两条不同时间且依序开启的扫描线(N)和扫描线(Μ)。扫描线(N)为高电位时使得薄膜晶体管31和薄膜晶体管32同时导通，数据线(X)分别通过薄膜晶体管31和32将电压信号同时送至主像素(N)和次像素(N)的像素电极中，使得主像素(N)和次像素(N)电位相同。关闭扫描线(N)后，扫描线(M)输入高电位以导通薄膜晶体管33，薄膜晶体管33的输入端连接次像素(N)的像素电极，输出端连接储存电容34的一端，而储存电容34的另一端通常与另一基板的公共电极(Com)连接。驱动液晶显示面板显示时会有极性上的切换，在薄膜晶体管33开启前储存电容34所存储的电荷的极性会与目前次像素(N)的电荷极性相反，因此薄膜晶体管33开启后会导致次像素(N)的电荷被储存电容34中和，减小了次像素(N)的电场，使得主像素(N)和次像素(N)的电场产生差异，从而能达到大视角色偏补偿的目的。但是,采用此种Charge-shared技术的像素设计,像素Pixel (N) 30的两条扫描线(N)和扫描线(M)位于主像素(N)和次像素(N)之间，与扫描线(N)相连的薄膜晶体管31和32、以及与扫描线(M)相连的薄膜晶体管33和储存电容34均位于主像素(N)和次像素(N)之间。如图3所示，这会使得像素Pixel (N)30对应不透光区域的主要暗区35位于像素Pixel (N)30的主像素(N)和次像素(N)之间，主要暗35的宽度较大，而像素Pixel (N)30和像素Pixel (N+D40之间的对应不透光区域的暗区36宽度相对较小，从而在将FPR3D显示技术应用于MVA面板时，对应于FPR3D显示模式下(如图I所示)的左图像单元141和右图像单元142之间的黑色矩阵15的宽度也相对较小，不利于减少双眼信号串扰。因此上述的Charge-shared像素设计并不适合用于FPR3D显示模式。在另一种Charge-shared像素设计中，参阅图4,同样地,一个像素Pixel (N) 50分为主像素(N)和次像素(N)，所对应的两条依序打开的扫描线(N)和扫描线(M)位于像素Pixel (N)50的同一侧。其中，扫描线(N)分别通过薄膜晶体管51和52与主像素(N)和次像素(N)的像素电极连接，扫描线(M)通过薄膜晶体管53与次像素(N)的像素电极相连，薄膜晶体管53的输出端连接存储电容54。此种Charge-shared的像素设计,像素Pixel (N)50所对应的扫描线以及薄膜晶体管等元件均位于像素Pixel(N)50的同一侧，如图5所示，使得两个不同像素Pixel (N)50和Pixel (N+l)60之间的区域宽度变大，即对应不透光区域的主要暗区57的宽度较大，从而在将FPR3D显示技术应用于MVA面板时，对应于FPR3D显示模式下(如图I所示)的左图像单元141和右图像单元142之间的黑色矩阵15的宽度也相对较大，能够减少双眼信号串扰。因此，此种Charge-shared像素设计相较于图2所示·的Charge-shared像素设计更适合用于FPR3D显示模式。但是，在图4所示的Charge-shared像素设计中，与次像素(N)的像素电极连接的连线55需要经过主像素(N)所在的区域，导致主像素(N)和次像素(N)的像素电极之间存在较大的寄生电容56。寄生电容56会降低主像素(N)和次像素(N)的电位,且在四道光罩制程(4PEP)的情况下，寄生电容56会因光照而产生变化，影响了液晶显示面板的可靠性。同时，连线55经过主像素(N)所在的区域也会导致穿透率和开口率降低。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板及液晶显示装置，能够减少3D显示模式下双眼信号串扰的现象，有效提高液晶显示面板制程的良率，同时能够减小大视角下的颜色差异，提高穿透率和开口率。为解决上述技术问题，本专利技术采用的一个技术方案是提供一种阵列基板，包括至少多条第一扫描线、第二扫描线、数据线以及多个行列排列的像素单元，每个像素单元均包括开关元件和像素电极，每个像素单元对应至少一条第一扫描线、第二扫描线以及数据线；每个像素单元的开关元件包括控制端、输入端以及输出端，数量为至少三个，至少分别是第一开关元件、第二开关元件以及第三开关元件；像素电极包括主像素电极和次像素电极，第一扫描线和第二扫描线分别与第一开关元件和第二开关元件连接以分别控制第一开关元件和第二开关元件的导通与断开，数据线分别经过主像素电极所在的区域和次像素电极所在的区域而连接主像素电极和次像素电极以输入电压信号；阵列基板还包括对应不透光区域的暗区，暗区的至少一部分设置于像素单元之间，第一扫描线、第二扫描线以及开关元件布局于像素单元之间；其中，对于任意三个沿数据线方向排列的相邻像素单元，位于中间的像素单元对应的第一扫描线和第一开关元件与前面的像素单元对应的第二扫描线、第二开关元件以及第三开关元件相邻，以对主像素电极输入扫描信号，中间的像素单元对应的第二扫描线、第二开关元件以及第三开关元件与后面的像素单元对应的第一扫描线和第一开关元件相邻，以对次像素电极输入扫描信号；第一开关元件的输出端电连接主像素电极，第二开关元件的输出端电连接次像素电极，第三开关元件的输出端用于电连接储存电容，第一开关元件和第二开关元件的输入端分别电连接数据线，第三开关的输入端电连接次像素电极，第一开关元件的控制端电连接第一扫描线，第二开关元件的控制端电连接第二扫描线，第三开关元件本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于：所述阵列基板包括至少多条第一扫描线、第二扫描线、数据线以及多个行列排列的像素单元，每个所述像素单元均包括开关元件和像素电极，每个所述像素单元对应至少一条第一扫描线、第二扫描线以及数据线；每个所述像素单元的开关元件包括控制端、输入端以及输出端，数量为至少三个，至少分别是第一开关元件、第二开关元件以及第三开关元件；所述像素电极包括主像素电极和次像素电极，所述第一扫描线和第二扫描线分别与第一开关元件和第二开关元件连接以分别控制第一开关元件和第二开关元件的导通与断开，所述数据线分别经过主像素电极所在的区域和次像素电极所在的区域而连接主像素电极和次像素电极以输入电压信号；所述阵列基板还包括对应不透光区域的暗区，所述暗区的至少一部分设置于像素单元之间，所述第一扫描线、第二扫描线以及开关元件布局于像素单元之间；其中，对于任意三个沿数据线方向排列的相邻像素单元，位于中间的所述像素单元对应的第一扫描线和第一开关元件与前面的像素单元对应的第二扫描线、第二开关元件以及第三开关元件相邻，以对主像素电极输入扫描信号，所述中间的像素单元对应的第二扫描线、第二开关元件以及第三开关元件与后面的像素单元对应的第一扫描线和第一开关元件相邻，以对次像素电极输入扫描信号；所述第一开关元件的输出端电连接主像素电极，所述第二开关元件的输出端电连接次像素电极，所述第三开关元件的输出端用于电连接储存电容，所述第一开关元件和第二开关元件的输入端分别电连接数据线，所述第三开关的输入端电连接次像素电极，所述第一开关元件的控制端电连接第一扫描线，所述第二开关元件的控制端电连接第二扫描 线，所述第三开关元件的控制端电连接后面的像素单元对应的第一扫描线；其中，在进入3D显示模式时，所述中间的像素单元对应的第一扫描线和第二扫描线输入扫描信号以分别控制第一开关元件和第二开关元件导通，所述数据线分别通过第一开关元件和第二开关元件同时输入电压信号至所述中间的像素单元的主像素电极和次像素电极，随后停止输入扫描信号至所述第一扫描线和第二扫描线；停止输入扫描信号至所述第一扫描线和第二扫描线后，与所述第三开关元件的控制端电连接的后面的像素单元对应的第一扫描线输入扫描信号以控制第三开关元件导通，所述中间的像素单元的次像素电极的电压信号通过第三开关元件耦合至与第三开关元件的输出端电连接的储存电容，调整储存电容的大小以控制所述中间的像素单元的主像素电极和次像素电极之间存在预设电压差。...
【技术特征摘要】
【专利技术属性】
技术研发人员：陈政鸿，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。