本发明专利技术涉及存储技术领域，公开了一种阵列基板，包括薄膜晶体管，还包括闪存结构，所述闪存结构包括栅极、栅绝缘层、浮栅、浮栅绝缘层、有源层以及源漏极。上述阵列基板中的栅极、栅绝缘层、浮栅、浮栅绝缘层、有源层以及源漏极，形成了一种基于浮栅结构的非易失性闪存结构，从而将闪存结构集成在阵列基板中。所以，本发明专利技术提供的阵列基板内集成了基于浮栅结构的闪存结构。本发明专利技术还提供了一种具有上述阵列基板的液晶面板，和一种具有上述液晶面板的液晶显示装置，以及阵列基板的制备方法。
【技术实现步骤摘要】
本专利技术涉及存储
，特别涉及一种阵列基板及其制备方法、液晶面板、液晶显示装置。
技术介绍
闪存是一种长寿命的非易失性存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位，区块大小一般为256KB到20MB。闪存是电子可擦除只读存储器(EEPROM)的变种，比电子可擦除只读存储器的更新速度快。由于其断电时仍能保存数据，闪存通常被用来保存各种电子显示设备的设置信息，如在电脑的基本输入输出程序、个人数字助理、数码相机中保存资料等方面。随着液晶显示技术的发展，对液晶面板的多样式显示需求越来越多，在液晶面板的显示过程中，对液晶面板的设定信息越来越多，现有技术中，液晶面板的设定信息存储在单独的闪存芯片内。因此，如何将上述闪存结构集成在液晶面板内成为本领域技术人员需要研究的课题。
技术实现思路
本专利技术提供了一种阵列基板，该阵列基板的每一个像素单元内形成一个闪存结构，能够将闪存结构集成在阵列基板内。另外，本专利技术还提供了一种具有上述阵列基板的液晶面板和一种具有上述液晶面板的液晶显示装置、以及上述阵列基板的制备方法。为达到上述目的，本专利技术提供以下技术方案一种阵列基板，包括薄膜晶体管，还包括闪存结构，所述闪存结构包括栅极、栅绝缘层、有源层、源漏极、浮栅以及浮栅绝缘层。优选地，所述浮栅与所述栅极以及所述源漏极正对的部位具有梳状结构。优选地，所述浮栅延展至所述栅极与所述源漏极正对区域外。优选地，位于所述栅极与所述源漏极正对区域外的部位具有板状结构。优选地，所述浮栅由金属材料制备而成。优选地，所述浮栅由透明导电材料制备而成。优选地，所述栅极、栅绝缘层、浮栅、浮栅绝缘层、有源层以及源漏极依次位于所述衬底上。优选地，所述源漏极、有源层、浮栅绝缘层、浮栅、栅绝缘层、栅极依次位于所述衬底上。本专利技术还提供了一种液晶面板，包括上述技术方案中提到的任一种阵列基板。本专利技术还提供了一种液晶显示装置，包括上述技术方案中提到的液晶面板。本专利技术还提供了一种底栅型阵列基板的制备方法，包括在衬底上形成栅极金属层，并通过一次构图工艺形成薄膜晶体管栅极和闪存结构栅极的图形；在栅极金属层上形成栅绝缘层；在栅绝缘层上形成浮栅金属层，并通过一次构图工艺形成闪存结构浮栅的图形；在浮栅金属层上形成浮栅绝缘层；在浮栅绝缘层上形成有源层，并通过一次构图工艺形成薄膜晶体管有源层和闪存结构有源层的图形；在有源层上形成源漏极金属层，并通过一次构图工艺形成薄膜晶体管源漏极与闪存结构源漏极的图形。本专利技术还提供了一种顶栅型阵列基板的制备方法，包括 在衬底上形成源漏极金属层，并通过一次构图工艺形成薄膜晶体管源漏极与闪存结构源漏极的图形；在源漏极金属层上形成有源层，并通过一次构图工艺形成薄膜晶体管有源层和闪存结构有源层的图形；在有源层层上形成浮栅绝缘层；在浮栅绝缘层上形成浮栅金属层，并通过一次构图工艺形成闪存结构浮栅的图形；在浮栅金属层上形成栅绝缘层；在栅绝缘层上形成栅极金属层，并通过一次构图工艺形成薄膜晶体管栅极和闪存结构栅极的图形。本专利技术提供的具有闪存结构的阵列基板，包括薄膜晶体管，还包括闪存结构，所述闪存结构包括栅极、栅绝缘层、有源层、源漏极、浮栅以及浮栅绝缘层。上述阵列基板中的栅极、栅绝缘层、浮栅、浮栅绝缘层、有源层以及源漏极，形成了一种基于浮栅结构的非易失性闪存结构，从而将闪存结构集成在阵列基板中。所以，本专利技术提供的阵列基板内集成了基于浮栅结构的闪存结构。在进一步的技术方案中，本专利技术提供的液晶面板，包括上述技术方案中提供的任一种阵列基板。由于上述阵列基板中具有集成的闪存结构，因此，该液晶面板中也具有集成的闪存结构。在进一步的技术方案中，本专利技术提供了一种液晶显示装置，包括上述技术方案中的液晶面板，该液晶显示装置中具有集成的闪存结构。另外，本专利技术还提供了一种底栅型阵列基板的制备方法，包括在衬底上形成栅极金属层，并通过一次构图工艺形成薄膜晶体管栅极和闪存结构栅极的图形；在栅极金属层上形成栅绝缘层；在栅绝缘层上形成浮栅金属层，并通过一次构图工艺形成闪存结构浮栅的图形； 在浮栅金属层上形成浮栅绝缘层；在浮栅绝缘层上形成有源层，并通过一次构图工艺形成薄膜晶体管有源层和闪存结构有源层的图形；在有源层上形成源漏极金属层，并通过一次构图工艺形成薄膜晶体管源漏极与闪存结构源漏极的图形。本技术方案提供的底栅型阵列基板的制备方法中，闪存结构的制备工艺可以与薄膜晶体管的制备工艺结合，便于闪存结构的集成。同时，本专利技术还提供了一种顶栅型阵列基板的制备方法，包括在衬底上形成源漏极金属层，并通过一次构图工艺形成薄膜晶体管源漏极与闪存结构源漏极的图形；在源漏极金属层上形成有源层，并通过一次构图工艺形成薄膜晶体管有源层和闪存结构有源层的图形；在有源层层上形成浮栅绝缘层；在浮栅绝缘层上形成浮栅金属层，并通过一次构图工艺形成闪存结构浮栅的图 形；在浮栅金属层上形成栅绝缘层；在栅绝缘层上形成栅极金属层，并通过一次构图工艺形成薄膜晶体管栅极和闪存结构栅极的图形。本技术方案提供的顶栅型阵列基板的制备方法中，闪存结构的制备工艺可以与薄膜晶体管的制备工艺结合，便于闪存结构的集成。附图说明图I为本专利技术提供的阵列基板的结构示意图；图2为图I所示阵列基板的A向示意图；图3为本专利技术提供的底栅型阵列基板的制备方法流程图；图4为本专利技术提供的顶栅型阵列基板的制备方法流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一如图I所示，本实施例提供的具有闪存结构的阵列基板，包括薄膜晶体管，还包括闪存结构，所述闪存结构包括栅极01、栅绝缘层02、浮栅03、浮栅绝缘层04、有源层05以及源漏极06。如图I所示，上述阵列基板中的栅极01、栅绝缘层02、浮栅03、浮栅绝缘层04、有源层05以及源漏极06依次相邻，如图2所示，源极062和漏极061之间的沟道形成了闪存结构的沟道区域，当栅极01和源极062以及漏极061施加工作电压时，上述闪存结构就能实现存储数字信息的功能。上述栅极01、栅绝缘层02、浮栅03、浮栅绝缘层04、有源层05以及源漏极06形成了一种基于浮栅结构的非易失性闪存结构，从而将闪存结构集成在阵列基板中。所以，本专利技术提供的阵列基板内集成了基于浮栅结构的闪存结构。优选地，为了不影响液晶面板中显示区域的开口率，优选地，上述阵列基板中的闪存结构位于阵列基板与液晶面板的非显示区域相对的位置。优选地，如图2所示，上述技术方案中提到的上述浮栅03与上述栅极01以及源漏极06正对的部位具有梳状结构。梳状结构中的梳齿均匀分布，栅极01可以通过任意相邻的两个梳齿之间的间隙对有源层05提供电平信号，而且，梳状结构的梳齿均匀分布，提高了栅极01对有源层05控制的均匀性；而且，电荷在注入浮栅03时，梳状结构的梳齿侧面也可以注入电荷，因此，梳状结构改变了浮栅03的电荷注入点，提高电荷注入浮栅03的效率。如图2所不，进一步的，在上述技术方案的基础上，为了提闻浮棚03内部存储电荷的存储量，同时提高浮栅03电荷的保持能本文档来自技高网...
【技术保护点】
一种阵列基板，包括薄膜晶体管，其特征在于，还包括闪存结构，所述闪存结构包括栅极、栅绝缘层、有源层、源漏极、浮栅以及浮栅绝缘层。
【技术特征摘要】
【专利技术属性】
技术研发人员：宣堃，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。