液晶显示面板及其制作方法技术

本发明专利技术提供一种像素结构、显示装置及监测该像素结构的电性的方法，所述像素结构包括薄膜晶体管及设置在所述薄膜晶体管表面的栅极引出部、源极引出部及漏极引出部，所述栅极引出部与所述薄膜晶体管的栅极电连接，所述源极引出部与所述薄膜晶体管的源极电连接，所述漏极引出部与所述薄膜晶体管的漏极电连接，所述栅极引出部、源极引出部及漏极引出部可与外部测试装置连接，以监测所述薄膜晶体管的电性。本发明专利技术的优点在于，在生产过程中实时的对栅极、源极及漏极进行电性监控，及时发现不良产品，减少不良产品发生。

【技术实现步骤摘要】

本专利技术涉及液晶显示面板领域，尤其涉及一种像素结构、显示装置及监测该像素结构的电性的方法。
技术介绍
液晶显示面板，尤其是主动式显示中，例如LCD，OLED，EPD等，在生产过程中，或最终产品，常因电性异常，造成显示画面异常，色差等。但因为显示区域没有放置测试键，难以及时监控电性是否异常，也不便于针对显示区域内的异常进行解析。以传统AMLCD显示区域内的子像素为例，如图1，在基板10上依次设置栅极11、栅极绝缘层12、半导体层13、源/漏极14、像素电极绝缘层15及像素电极16，所述像素电极16穿过所述像素电极绝缘层15与源/漏极14中的源极或漏极电连接。栅极11、源/漏极14中没有与像素电极16连接的源极或漏极被覆盖，并未裸露，不能够测量其表面电性。因此，在显示区域没有办法进行实时测试栅极11、源/漏极14的电性，因此，难以实时监测TFT电性。
技术实现思路
本专利技术所要解决的技术问题是，提供一种像素结构、显示装置及监测该像素结构的电性的方法，其能够在生产过程中实时的对栅极、源极及漏极进行电性监控，及时发现不良产品，减少不良产品发生。为了解决上述问题，本专利技术提供了一种像素结构，包括薄膜晶体管及设置在所述薄膜晶体管表面的栅极引出部、源极引出部及漏极引出部，所述栅极引出部与所述薄膜晶体管的栅极电连接，所述源极引出部与所述薄膜晶体管的源极电连接，所述漏极引出部与所述薄膜晶体管的漏极电连接，所述栅极引出部、源极引出部及漏极引出部可与外部测试装置连接，以监测所述薄膜晶体管的电性。进一步，所述源极引出部或漏极引出部其中之一为像素电极。进一步，所述栅极引出部穿过由薄膜晶体管表面贯穿至栅极的第一通孔与所述栅极电连接，所述源极引出部穿过由薄膜晶体管表面贯穿至源极的第二通孔与所述源极电连接，所述漏极引出部穿过由薄膜晶体管表面贯穿至漏极的第三通孔与所述漏极电连接。进一步，所述薄膜晶体管为底栅结构。进一步，所述薄膜晶体管包括所述栅极、覆盖所述栅极的第一绝缘层、设置在所述第一绝缘层表面的半导体层，与所述半导体层接触的所述源极和漏极，覆盖所述第一绝缘层、源极和漏极及半导体层的第二绝缘层，所述栅极引出部、源极引出部及漏极引出部设置在所述第二绝缘层表面。进一步，所述栅极引出部、源极引出部及漏极引出部由氧化铟锡材料制成。本专利技术还提供一种显示装置，包括上述的像素结构。本专利技术还提供一种监测上述的像素结构的电性的方法，采用测试装置分别电连接至栅极引出部、源极引出部及漏极引出部，并对栅极、源极及漏极进行电学测量，以实时监测栅极、源极和漏极的电性。进一步，所述测试装置具有多个探针，所述探针分别与所述栅极引出部、源极引出部及漏极引出部接触，以实时监测栅极、源极和漏极的电性。本专利技术的优点在于，在像素结构内设置栅极引出部、源极引出部及漏极引出部，使得栅极、源极及漏极能够与外部电连接，电性测试的探针可与栅极引出部、源极引出部及漏极引出部直接接触，进行量测，从而可以在生产过程中实时的电性监控，及时发现不良产品，减少不良产品发生。附图说明图1是现有的像素结构示意图；图2是本专利技术像素结构示意图；图3是本专利技术监测该像素结构的电性的方法的示意图。具体实施方式下面结合附图对本专利技术提供的像素结构、显示装置及监测该像素结构的电性的方法的具体实施方式做详细说明。参见图2，在本具体实施方式中，以常规的AMLCD显示装置为例说明本专利技术像素结构。本专利技术像素结构包括薄膜晶体管及设置在所述薄膜晶体管表面的栅极引出部22、源极引出部23及漏极引出部24。进一步，所述栅极引出部22、源极引出部23及漏极引出部24由氧化铟锡材料制成。在本具体实施方式中，所述薄膜晶体管为底栅结构，所述薄膜晶体管包括基板20、设置在所述基板20上的栅极211，覆盖所述栅极211及基板20的第一绝缘层222、设置在所述第一绝缘层222上的半导体层223、与所述半导体层223连接的源极224及漏极225，覆盖所述第一绝缘层222、源极224和漏极225及半导体层223的第二绝缘层226，所述栅极引出部22、源极引出部23及漏极引出部24设置在所述第二绝缘层226的表面。在本专利技术其他具体实施方式中，所述薄膜晶体管可以为顶栅结构，本文对此并不进行限制。所述栅极引出部22与所述薄膜晶体管的栅极211电连接，所述源极引出部23与所述薄膜晶体管的源极224电连接，所述漏极引出部24与所述薄膜晶体管的漏极225电连接。进一步，所述栅极引出部22穿过由薄膜晶体管表面贯穿至栅极221的第一通孔227与所述栅极221电连接，所述源极引出部23穿过由薄膜晶体管表面贯穿至源极224的第二通孔228与所述源极224电连接，所述漏极引出部24穿过由薄膜晶体管表面贯穿至漏极225的第三通孔229与所述漏极225电连接。本领域技术人员可从现有技术中获取所述第一通孔227、第二通孔228及第三通孔229的形成方法，本文不再进行描述。所述栅极引出部22、源极引出部23及漏极引出部24可与外部测试装置(附图中未标示)电连接，以实时监测所述薄膜晶体管的电性。例如，所述外部测试装置可包括多个探针30(参见图3)，所述探针30分别与所述栅极引出部22、源极引出部23及漏极引出部24电接触，以进行栅极221、源极224及漏极225的电测量，进而实时监测所述薄膜晶体管的电性。所述外部测试装置为现有技术中常用的电测试装置，本领域技术人员可从现有技术中获取，本文不进行描述。本专利技术像素结构在像素结构内设置所述栅极引出部22、源极引出部23及漏极引出部24，使得栅极221、源极224及漏极225能够与外部电连接，电性测试的探针30可与栅极引出部22、源极引出部23及漏极引出部24直接接触，进行量测，从而可以在生产过程中实时的电性监控，及时发现不良产品，减少不良产品发生。进一步，所述源极引出部23或漏极引出部24其中之一为像素电极，在本具体实施方式中，所述源极引出部23为像素电极。在本专利技术其他具体实施方式中，所述漏极引出部24为像素电极。本专利技术利用像素电极将所述源极或漏极与外部电连接，以进行电测量，简化工艺，节约成本。下面以常规的AMLCD为例，来描述本具体实施方式中像素结构的制作方法，所述制作方法包括如下步骤：(1)提供一基板，在基板上制作栅电极及走线；(2)在栅电极上制作第一绝缘层；(3)在第一绝缘层上制作半导体层；(4)在半导体层上制作半源漏电极及走线(5)本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括薄膜晶体管及设置在所述薄膜晶体管表面的栅极引出部、源极引出部及漏极引出部，所述栅极引出部与所述薄膜晶体管的栅极电连接，所述源极引出部与所述薄膜晶体管的源极电连接，所述漏极引出部与所述薄膜晶体管的漏极电连接，所述栅极引出部、源极引出部及漏极引出部可与外部测试装置连接，以监测所述薄膜晶体管的电性。

【技术特征摘要】
1.一种像素结构，其特征在于，包括薄膜晶体管及设置在所述薄膜晶体管表面的栅极引
出部、源极引出部及漏极引出部，所述栅极引出部与所述薄膜晶体管的栅极电连接，
所述源极引出部与所述薄膜晶体管的源极电连接，所述漏极引出部与所述薄膜晶体管
的漏极电连接，所述栅极引出部、源极引出部及漏极引出部可与外部测试装置连接，
以监测所述薄膜晶体管的电性。
2.根据权利要求1所述的像素结构，其特征在于，所述源极引出部或漏极引出部其中之
一为像素电极。
3.根据权利要求1所述的像素结构，其特征在于，所述栅极引出部穿过由薄膜晶体管表
面贯穿至栅极的第一通孔与所述栅极电连接，所述源极引出部穿过由薄膜晶体管表面
贯穿至源极的第二通孔与所述源极电连接，所述漏极引出部穿过由薄膜晶体管表面贯
穿至漏极的第三通孔与所述漏极电连接。
4.根据权利要求3所述的像素结构，其特征在于，所述薄膜晶体管为底栅结构。
5.根据权利要求4所述的像素结构，其...

【专利技术属性】
技术研发人员：李文辉，史文，石龙强，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44