本发明专利技术提供一种MOS管及其制造方法以及该MOS管在电池保护电路中的应用，其中所述电池保护电路包括电池保护控制电路和一个本发明专利技术中的MOS管，所述MOS管的第一电极与电池的负极相连，第二电极与第二电源端相连，所述电池的正极与第一电源端相连，所述电池保护控制电路包括功率开关控制电路和衬体选择电路，所述功率开关控制电路用于对电池的充放电状态进行检测以生成驱动信号给所述MOS管的栅极；所述衬体选择电路与所述MOS管的衬体相连，用于将所述衬体选择性的连接于第一电极和第二电极中电压较低的一端。与现有技术相比，本发明专利技术采用一个MOS管作为电池保护电路中的功率开关，其可以节省功率开关的版图面积，从而减小芯片的面积，进而降低芯片的成本。
【技术实现步骤摘要】
本专利技术涉及半导体领域，特别涉及一种MOS管及其制造方法以及该MOS管在电池保护电路中的应用。
技术介绍
随着集成化程度越来越高，目前已经有些厂家采用系统级封装技术(SIP = Systemin Package)来制造电池保护芯片了。具体方法是将电池保护控制芯片和功率开关封装在同一个封装内，例如S0T23-6封装或TSS0P-8封装或DFN-6封装。而电池保护控制芯片和功率开关采用不同的半导体工艺制造，专用的工艺有助于分别优化每个工艺的工艺步骤，使得光刻步骤尽量少，从而加工生产的时间短，进而减小生产成本。 请参考图I所示，其为现有技术中电池保护电路的电路示意图。所述电池保护电路包括电池保护控制芯片110和功率开关120。所述电池保护电路与电池BAT电性连接并对所述电池BAT的充电和放电进行保护。所述电池保护控制芯片110和功率开关120可以采用SIP技术封装在一个封装内。所述电池BAT的正极与第一电源端VDD相连。所述功率开关120连接于电池BAT的负极G和第二电源端VM之间。电池充电器130或者负载电阻Ro可以连接于第一电源端VDD和第二电源端VM之间。当负载电阻Ro连接于第一电源端VDD和第二电源端VM之间时，所述电池BAT处于放电状态，当电池充电器130正接于第一电源端VDD和第二电源端VM之间时，所述电池BAT处于充电状态。所述电池保护控制芯片110包括过充电检测电路112、充电过流检测电路114、过放电检测电路116、放电过流检测电路118和控制电路119。所述过充电检测电路112、充电过流检测电路114、过放电检测电路116和放电过流检测电路118可以被统称为阈值检测电路。所述控制电路119根据充电检测电路112、充电过流检测电路114、过放电检测电路116和放电过流检测电路118提供的检测信号生成充电控制信号并通过充电控制信号输出端COl输出，生成放电控制信号并通过放电控制信号输出端DOl输出。所述功率开关120包括依次串联的第一 NM0S(N_channelMetal-Oxide-Semiconductor, N型金属氧化物半导体)晶体管和第二 NMOS晶体管。所述第一NMOS晶体管的漏极和所述第二NMOS晶体管的漏极相连以形成互接端K，从而形成串联连接；所述第一 NMOS晶体管的源极和衬体相连，作为所述功率开关120的第一连接端A，所述第二 NMOS晶体管的源极和衬体相连，作为所述功率开关120的第二连接端B ;所述第一NMOS晶体管的栅极作为所述功率开关120的放电控制端D02，所述第二 NMOS晶体管的栅极作为所述功率开关120的充电控制端C02。采用系统封装技术对电池保护控制芯片110和功率开关120进行封装时，将电池保护控制芯片Iio的接地端GND与功率开关120的第一连接端A端通过金线或铜线连接到封装的同一个管脚上，从而电气连接在一起；将电池保护控制芯片110的检测端VMI与功率开关120的第二连接端B端通过金线或铜线连接到封装的同一个管脚上，从而电气连接在一起；通过金线或铜线将电池保护控制芯片110的放电控制信号输出端DOl和功率开关120的放电控制端D02连接在一起；通过金线或铜线将电池保护控制芯片110的充电控制信号输出端COl和功率开关120的充电控制端C02连接在一起；电池保护控制芯片110的第一电源端VDD被单独连接到封装的另外管脚上。请参考图2所示，其为图I中功率开关120的结构示意图。左边为第一 NMOS晶体管，右边为第二 NMOS晶体管，第一 NMOS晶体管和第二 NMOS晶体管的其中一端共用，从而形成串联连接。传统的功率开 关都是三端器件，即A端、B端和G端，而衬体与源极和漏极中的其中一端始终连接在一起，在进行功率开关设计时，只需要考虑A端和B端的耐压即可。如图2所示，这种NMOS晶体管为垂直结构。导通时，其电流垂直于晶片表面的方向流动，电流可以从第一连接端A端流到互接端K端，然后流到第二连接端B端。其耐受高电压都在于K端相对于A端或B端，由P-和N-(-号表示掺杂浓度较低)两个低掺杂区来实现耐受高电压。N+和P+ (+号表示掺杂浓度较高)用于形成与金属接触电阻较小的欧姆接触。P+形成NMOS晶体管的衬体接触，由于衬体P+与邻近的N+电极始终连接在一起(即连接电位相同)，为了减小面积，一般采用抵触式(Butting)设计，即P+和N+紧靠在一起。斜线填充区域为NMOS晶体管的栅极。当栅极电压超过阈值电压时，使与P+邻近的N+电极与另一电极N-区域之间的P-区域反型，即吸引很多电子位于靠近栅极侧，这样将P+邻近的N+电极与N-电极连通了，这样NMOS晶体管就导通了。对于电池保护电路应用中，一个比较关键的问题是耐压问题。对于图I所述的电池保护电路，当出现放电异常时，例如检测到电压过放电或检测到放电过流或反接充电器130的情况时，电池保护控制芯片110会控制关断第一 NMOS晶体管，此时，第一 NMOS晶体管将承受较大的高压。最高电压发生在充电器130反接时，此时第一 NMOS晶体管将承受的电压为|VCHG| + |VBAT| + |VL|，其中VCHG为充电器电压，VBAT为电池BAT的电芯电压，VL为电流通路中寄生电感的反激电压。这种寄生电感导致功率管承受较高电压的情况被称为未钳制的电感性开关(UIS:Undamped Inductive Switching)现象。VL = /,- dt其中L是寄生电感的电感值，di/dt是电流变化速率。另夕卜，当检测到电压过充电或充电过流时，电池保护控制芯片110会控制关断第二 NMOS晶体管，此时第二 NMOS晶体管将承受较大的高压。其承受的电压为VCHGI -1VBAT I +1VL|。由于功率开关120包括依次串联的两个MOS管，因此，其需要的版图面积较大，从而在芯片中占用的面积也较大，进而提高了芯片的成本。因此，有必要提供一种改进的技术方案来克服上述问题。
技术实现思路
本专利技术的目的在于提供一种MOS管及其制造方法以及该MOS管在电池保护电路中的应用，其可以节省功率开关的版图面积，从而减小芯片的面积，进而降低芯片的成本。为了解决上述问题，根据本专利技术的一个方面，本专利技术提供一种MOS管，其包括N+衬底，形成于N+衬底上方的N-层，形成于N-层上方的P-层，自P-层的上表面向下延伸至N-层内的栅极，半围绕所述栅极以将所述栅极隔离的栅氧层，自P-层的上表面向下延伸至P-层内的N+有源区，与所述N+有源区相互间隔的自P-层的上表面向下延伸至P-层内的P+有源区，P+表示P型重掺杂，P-表示P型轻掺杂，N+表示N型重掺杂，N-表示N型轻掺杂，N+有源区形成所述MOS管的第一电极，N+衬底形成所述MOS管的第二电极，P+有源区形成所述MOS管的衬体。进一步的，所述N+有源区紧邻所述栅氧层或所述N+有源区与所述栅氧层相互间隔。进一步的，所述栅极的上表面暴露于所述栅氧层外，所述栅氧层为U形，P+有源区较N+有源区更远离所述栅极，在所述栅极的两侧都设置有P+有源区和N+有源区。更进一步的，所述MOS管还包括位于所述P-层和所述N+有源区之间的NG层，该 NG层的掺杂浓度较所述N+有源区低，NG表示N型中掺杂。根据本专利技术的本文档来自技高网...
【技术保护点】
一种MOS管，其特征在于，其包括N+衬底，形成于N+衬底上方的N？层，形成于N？层上方的P？层，自P？层的上表面向下延伸至N？层内的栅极，半围绕所述栅极以将所述栅极隔离的栅氧层，自P？层的上表面向下延伸至P？层内的N+有源区，与所述N+有源区相互间隔的自P？层的上表面向下延伸至P？层内的P+有源区，P+表示P型重掺杂，P？表示P型轻掺杂，N+表示N型重掺杂，N？表示N型轻掺杂，N+有源区形成所述MOS管的第一电极，N+衬底形成所述MOS管的第二电极，P+有源区形成所述MOS管的衬体。
【技术特征摘要】
【专利技术属性】
技术研发人员：王钊，尹航，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。