薄膜晶体管及其制造方法技术

本发明专利技术提供一种薄膜晶体管及其制造方法。薄膜晶体管包括栅电极、半导体层、栅绝缘层、源电极、漏电极和石墨烯层。半导体层与栅电极交叠。栅绝缘层设置在栅电极与半导体层之间。源电极与半导体层交叠。漏电极与半导体层交叠。漏电极与源电极间隔开。石墨烯图案设置在半导体层与源电极和漏电极中至少之一之间。

【技术实现步骤摘要】

本专利技术的示例实施方式涉及一种薄膜晶体管及制造该薄膜晶体管的方法。更具体而言，本专利技术的示例实施方式涉及一种具有改善的电稳定性的薄膜晶体管及制造该薄膜晶体管的方法。
技术介绍
通常，显示装置包括具有开关元件的阵列基板和面对该阵列基板的相对基板。开关元件包括电连接到栅极线的栅电极，与栅电极绝缘的半导体层、电连接到数据线和半导体层的源电极以及与源电极间隔开并电连接到半导体层的漏电极。例如，用于显示装置的开关元件的类型可以分为非晶硅薄膜晶体管(TFT)、多晶硅 TFT和氧化物半导体TFT。 非晶硅TFT以低制造成本均匀地形成在大基板上。然而，非晶硅TFT具有相对低的电荷载流子迁移率。多晶硅TFT具有比非晶硅TFT高的电荷载流子迁移率，且多晶硅TFT特性的劣化少于非晶硅TFT。然而，多晶硅TFT的制造工艺复杂，使得制造成本高。氧化物半导体TFT可以在低温工艺中制造，可以以大面积形成，且可以具有相对高的电荷载流子迁移率。在制造开关元件的工艺中，当源电极和漏电极与半导体层反应时，半导体层的导电特性会变化。此外，当氧化物半导体与源电极和漏电极反应时，包括在氧化物半导体中的阳离子可以沉积，使得布线电阻会增加。因此，开关元件的电稳定性和可靠性会降低。此外，当源电极和漏电极与绝缘层或钝化层反应时，绝缘层或钝化层可以从源电极和漏电极剥离。具体地，当氧化物半导体TFT的绝缘层或钝化层包括硅氧化物时，绝缘层或钝化层会更频繁和更严重地剥离。在
技术介绍
部分公开的上述信息仅是为了增加对本专利技术的背景的理解，因此可能包含没有形成现有技术的任何部分或现有技术可能启发本领域普通技术人员的信息。
技术实现思路
本专利技术的示例实施方式提供一种能够利用石墨烯图案改善电稳定性和可靠性的薄膜晶体管(TFT)。本专利技术的示例实施方式还提供一种制造该TFT的方法。在根据本专利技术的TFT的示例实施方式中，TFT包括栅电极、半导体层、栅绝缘层、源电极、漏电极和石墨烯图案。该半导体层与栅电极交叠。栅绝缘层设置在栅电极与半导体层之间。源电极与半导体层交叠。漏电极与半导体层交叠。漏电极与源电极间隔开。石墨烯图案设置在半导体层与源电极和漏电极中至少之一之间。在根据本专利技术的制造TFT的方法的示例实施方式中，该方法包括在基底基板上形成栅电极、在栅电极上形成栅绝缘层、在栅绝缘层上形成与栅电极交叠的半导体层、在半导体层上形成石墨烯层、在石墨烯层上形成源电极和漏电极以及图案化位于源电极与漏电极之间的石墨稀层以形成石墨稀图案。在根据本专利技术的制造TFT的方法的示例实施方式中，该方法包括在基底基板上形成源电极、在源电极上形成绝缘层、在绝缘层上形成漏电极、在漏电极上形成石墨烯图案、在石墨烯图案上形成半导体层、图案化该半导体层、在半导体层上形成栅绝缘层以及在栅绝缘层上形成栅电极。应该理解，上述大体描述和后面的详细描述都是示例性的和说明性的，且旨在提供对本专利技术的进一步解释。附图说明附图被包括以提供对本专利技术的进一步理解并结合在本说明书中构成说明书的一部分，附图示出本专利技术的实施方式，并与描述一起用于解释本专利技术的原理，在附图中 图I是根据本专利技术的示例实施方式的阵列基板的平面图；图2是沿图I的线1-1’截取的截面图；图3A、图3B、图3C和图3D是截面图，示出制造图I的阵列基板的方法的示例实施方式；图4是根据本专利技术的另一示例实施方式的阵列基板的截面图；图5A、图5B、图5C、图和图5E是截面图，示出制造图4的阵列基板的方法；图6是根据本专利技术的又一示例实施方式的阵列基板的截面图；图7是示出制造图6的阵列基板的方法的截面图；图8是根据本专利技术的又一示例实施方式的阵列基板的截面图。具体实施例方式在下文，将参考附图更详细地描述本专利技术的示例实施方式。然而，本专利技术可以以许多不同的形式实施且不应解释为限于这里阐释的实施例。而是，提供这些实施例使得本公开完整，且向本领域的技术人员充分地传达本专利技术的范围。在附图中，为了清晰可以夸大层和区域的尺寸和相对尺寸。相似的附图标记在附图中指示相似的元件。将理解，当元件或层被称为在另一元件或层“上”或“连接到”另一元件或层时，它可以直接在另一元件或层上或直接连接到另一元件或层，或可以存在中间的元件或层。相反，当元件或层被称为“直接”在另一元件或层“上”或“直接连接到”另一元件或层时，则没有中间元件或层存在。将理解，为了本公开的目的，“x、Y和Z中的至少之一”可以被理解为只有X、只有Y、只有Z或者Χ、Υ和Z的两个或多个项目的任意组合(例如ΧΥΖ、ΧΥΥ、ΥΖ、ΖΖ)。图I是根据本专利技术的示例实施方式的阵列基板的平面图。参照图1，阵列基板包括形成在基底基板上的栅极线GL、数据线DL、薄膜晶体管(TFT) TRl和像素电极180。栅极线GL可以在第一方向延伸。阵列基板可以包括多个栅极线GL。数据线DL可以在与第一方向交叉的第二方向延伸。阵列基板可以包括多个数据线DL。TFT TRl电连接到栅极线GL和数据线DL。TFT TRl可以设置在栅极线GL与数据线DL彼此交叉的区域中。TFT TRl包括栅电极GEl、源电极SEl和漏电极DEl。栅电极GEl可以电连接到栅极线GL。例如，栅电极GEl可以与栅极线GL—体地形成。栅电极GEl可以是从栅极线GL突出的部分。源电极SEl可以与数据线DL —体地形成。源电极SEl可以是从数据线DL突出的部分。参照图2详细地解释TFT TRl。像素电极180电连接到TFT TRl。当TFT TRl被导通时，施加到数据线DL的数据电压被传送到像素电极180。图2是沿图I的线1-1’截取的截面图。参照图I和图2，TFT TRl包括栅电极GE1、栅绝缘层120、半导体层130、石墨烯图 案140、源电极SEl和漏电极DEl。栅电极GEl设置在基底基板110上。例如，栅电极GEl可以包括铝(Al)、铜(Cu)、钥(Mo)和钛(Ti)之一或其合金。例如，栅电极GEl可以包括透明导电材料，诸如铟锡氧化物(ITO)、铟锌氧化物(ΙΖ0)和铝掺杂的锌氧化物(ΑΖ0)。本专利技术不限制栅电极GEl的材料。栅电极GEl可以具有单层结构。或者，栅电极GEl可以具有多层结构，该多层结构包括多个导电层或至少一个导电层和至少一个绝缘层。栅绝缘层120设置在栅电极GEl上。栅绝缘层120将栅极线GL与数据线DL绝缘。此外，栅绝缘层120将栅电极GEl与半导体层130绝缘。栅绝缘层120可以设置在基底基板110的整个区域中。例如，栅绝缘层120可以包括硅氧化物(SiOx)。例如，栅绝缘层120可以包括硅氮化物(SiNx)。栅绝缘层120可以具有单层结构。或者，栅绝缘层120可以具有多层结构。例如，栅绝缘层120可以包括设置在栅电极GEl上的第一层和设置在第一层上的第二层。第一层可以包括硅氮化物(SiNx)。第二层可以包括硅氧化物(SiOx)。半导体层130设置在栅绝缘层120上。半导体层130交叠栅电极GE1。半导体层130作为TFT TRl的沟道层。半导体层130可以包括非晶硅半导体。半导体层130可以包括有源层和欧姆接触层。有源层可以包括非晶硅。欧姆接触层可以包括掺杂有掺杂剂的非晶硅。半导体层130可以包括氧化物半导体。例如，半导体层130可以包括锌氧化物、锡氧化物、镓铟锌(Ga-In本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：栅电极；半导体层，与所述栅电极交叠；栅绝缘层，设置在所述栅电极与所述半导体层之间；源电极，与所述半导体层交叠；漏电极，与所述半导体层交叠并与所述源电极间隔开；和石墨烯图案，设置在所述半导体层与所述源电极和所述漏电极中至少之一之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李镕守，姜闰浩，柳世桓，姜秀馨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：