P型半导体器件制造技术

一种半导体器件包括在第一约束层（32）之上的有源层（31）。有源层（31）包括小于20nm厚的一层α-Sn。第一约束层（32）由具有比α-Sn宽的能带隙的材料形成，其中，α-Sn与此材料之间的能带隙允许约束有源层中的载流子，使得有源层充当量子阱。可以在有源层（31）上方形成类似第二约束层（34）。半导体器件可以是p-FET。还描述了一种制造此类半导体器件的方法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及P型半导体器件。其特别地涉及P型场效应晶体管。
技术介绍
为了产生对逻辑电路的改进，期望的是产生在较高频率和较低功率下工作的器件结构，特别是场效应晶体管(FET)。用于数字电路设计的标准架构是CMOS。为了实现CMOS电路，要求n-FET (以电子为载流子)和p-FET (以空穴为载流子)两者。常规CMOS设计在很大程度上是基于Si半导体技术。对于n-FET而言，已经使用InSb作为半导体实现了非常高的操作频率和低操作功率。在此系统中，在诸如GaAs的适当基底上生长一层AlxIrvxSb,并在其上面生长InSb的薄器件层。在该器件层上生长将提供电子的被小AlxIrvxSb隔离层与其分离的施主层。器件被适当地的层(再次地AlxIrvxSb)覆盖，以将载流子约束在器件层区域中，该器件层区域形成量子阱。对于具有AlxIrvxSb的组分的区域而言，X的值对于不同的区域可以不同。InSb具有非常高的电子迁移率，并且已经实现了极好的结果——已经产生了具有350 GHz工作速度和0. 5 V的工作电压的n_FET。应变InSb量子阱结构也适合于在p-FET中使用。在InSb与AlxIrvxSb之间存在晶格失配，其导致量子阱中的压缩应变和因此的良好的空穴迁移率。已经实现了具有明显比常规Si或其它III-V半导体系统高的跨导和截止频率的P-FET。然而，用P型应变InSb量子阱场效应晶体管(QWFET)可实现的性能不可与对于n型QWFET而言可实现的相比。还已调查了其它系统以产生适合于在CMOS逻辑中使用的高速p沟道器件一这些系统包括SiGe、Ge、InGaSb和碳纳米管。这些系统中目前没有一个提供了产生具有可与n型锑化铟QWFET的性能相比的性能的p_FET的途径。因此期望的是产生具有p沟道性质的器件结构，其允许在具有可与用n型InSbQWFET可实现的相比且与之兼容的低功率和高频率性能的p-FET中使用。这将允许在公共基底上生长高性能p型和n型QWFET的形成物，允许以低功率消耗实现CMOS逻辑。
技术实现思路
因此，在第一方面，本专利技术提供了一种半导体器件，包括有源层，其包括小于20nm厚的一层a-Sn;以及在有源层下面的第一约束层，其中，第一约束层由具有比a-Sn宽的能带隙的一种或多种材料形成，其中，a -Sn与所述一种或多种材料之间的价带偏移允许约束有源层中的载流子，使得有源层充当量子阱。半导体器件通常是p型半导体器件。优选地，半导体器件是晶体管或用于晶体管的前体结构。更优选地，半导体器件是场效应晶体管或其前体结构。更优选地，半导体器件是P型场效应晶体管或用于P型场效应晶体管的前体结构。a -Sn具有极高的空穴迁移率——被报告为2400cm2/Vs，约为InSb的两倍——并且已被本专利技术人认为特别适合于在QWFET中使用，因为其晶体性质与InSb的那些类似。因此其特别适合于在其中载流子是空穴且其中有源层形成P沟道的有源层中使用。如果不存在将有源层的另一侧毗邻至邻近于第一约束层的一侧的层，则此结构将起作用。有利地，在有源层的该侧可以存在第二约束层，其由与第一约束层相同类型的材料形成。如果将此类有源层置于压缩应变下，则增强其P沟道性质。有利地，在有源层与第一约束层和第二约束层中的至少一个之间存在至少1%的应变。这可以通过用a-Sn层代替常规InSb器件结构中的InSb来实现。在这种情况下，第一约束层和第二约束层中的至少一个包括三元III-V半导体,优选地一者或两者是AlxIrvxSb, X通常在0. I与0. 6之间且更优选地在0. 30与0. 45之间。其它可能的三元III-V半导体是InGaSb和/或AIGaSb。第一约束层可以是有源层与基底之间的缓冲层。基底(其优选地是GaAs或Si)可以相对于晶面被斜切(miscut)以防止当在IV族层上生长III-V层时产生反相畴边界。有源层可以包含达到2%的掺杂剂一优选地Si或Ge—以使a-Sn层针对到P-Sn的相变稳定化。优选地，半导体器件是p-FET，并且还包括全部设置在第二约束层上方的源极、漏极和栅极，其中，栅极位于源极与漏极之间以控制其之间的P沟道电流。此P沟道结构特别适合于在p-FET中使用以实现可与InSb n-FET的相比的性能。替换地，半导体器件可以是用于p-FET的前体结构，如本文所述，所述结构包括基底和外延生长的第一约束层和有源层。前体结构可以包括在有源层之上的第二约束层。可选地，前体结构可以包括临时或永久盖层，适当的覆盖材料对于技术人员来说是众所周知的。在另一方面，本专利技术提供了一种制造半导体器件的方法，包括步骤制备基底；用外延生长过程直接地或间接地在基底上生长第一约束层；以及用外延生长过程在第一约束层上方生长a-Sn的有源层；其中，第一约束层由具有比a-Sn宽的能带隙的材料形成，其中，a -Sn与所述一种或多种材料之间的能带隙偏移允许约束有源层中的载流子，使得有源层充当量子阱。供在本专利技术的实施例中使用的适当外延生长过程是MBE、MOCVD, ALD、CBE和MECVD—本
的技术人员将认识到哪个可用外延生长过程将适合于生长本文所述的层。在另一方面，本专利技术提供了一种用于场效应晶体管(优选地p型场效应晶体管)的前体结构，包括有源层，其包括小于20nm厚的一层a -Sn ;以及在有源层下面的第一约束层，其中，第一约束层由具有比a-Sn宽的能带隙的一种或多种材料形成，其中，a-Sn与所述一种或多种材料之间的价带偏移允许约束有源层中的载流子，使得有源层充当量子阱。优选地一但不必须一前体结构包括在有源层之上的第二约束层。可选地，前体结构包括盖层，其能够——在必要时——在将结构处理成最终晶体管器件之前被去除。在另一方面，本专利技术提供了 a-Sn在QWFET器件的有源层中的使用，该有源层形成所述器件的P沟道。优选地，0_311包括小于2011111厚的层。本专利技术的一个方面中的任何特征可以以任何适当组合的方式应用于本专利技术的任何其它方面。特别地，器件方面可以应用于方法和使用方面，反之亦然。参考附图，本专利技术延伸至基本上如本文所述的器件和方法。附图说明现在将通过参考附图以示例的方式来描述本专利技术的特定实施例，在附图中 图I示出根据本专利技术的实施例的P沟道结构； 图2举例说明用于图I的p沟道结构的能带隙； 图3示出使用图I所述的类型的p沟道结构的p-FET ； 图4举例说明用于图3的p-FET的生长的过 程；以及 图5A和5B举例说明分别使用平面切和斜切基底在III-V材料层上方进行的IV族材料层的生长。具体实施例方式图I示出根据本专利技术的实施例的p沟道结构的示例。p沟道结构的关键部分是由a -Sn组成的量子阱层I。此量子阱层I是在具有适当能带隙和晶体结构的材料的缓冲层2上生长的——AlxIrvxSb是适当的缓冲层材料。缓冲层形成用于量子阱的底部阻挡层。缓冲层2在这里被示为在基底3上形成，对于基底3而言，适当的物质将是GaAs，但是Si也是可能的基底选择。为了约束p沟道中的载流子(空穴)，还可以在量子阱层I上提供另一顶部阻挡层4。在所示的示例中，其再次是AlxIrvxSb。此布置提供了基本器件结构，但是下文描述了对此结构的改进。a -Sn具有极高本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：DJ瓦利斯，
申请(专利权)人：秦内蒂克有限公司，
类型：发明
国别省市：