半导体器件及其编程方法技术

一种半导体器件及其编程方法，所述半导体器件包括：半导体基底，所述半导体基底中形成有互连线；穿硅通孔结构，贯穿所述半导体基底；还包括可切换导通和关断状态的可编程器件，所述穿硅通孔结构通过所述可编程器件与所述互连线相连。本发明专利技术有利于提高穿硅通孔结构在实际应用中的灵活度。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
3D封装将两片或更多的集成电路垂直堆叠封装在同一芯片中，从而可以减少占用的空间，3D封装中常用的承载集成电路的衬底往往具有穿硅通孔结构(TSV，Through-Silicon-Vias)。通过采用穿娃 通孔结构来取代传统的边缘连线来进行3D封装，可以在一个小的器件封装(footprint)中集成更多的逻辑功能。此外，采用穿硅通孔结构可以有效的缩短关键路径(critical path)，减小延迟，提高器件速度。穿硅通孔结构的形成方法主要包括在半导体基底上形成贯穿的通孔，并在其中填充形成连接钉(nail)，该连接钉与半导体基底中的互连线相连，之后通过连接钉与另一晶圆或另一芯片上的互连结构相连，从而实现3D封装。现有技术的穿硅通孔结构主要是基于铜互连工艺形成的，图I至图5示出了现有技术的一种穿硅通孔结构的形成方法的中间结构的剖面示意图。参考图1，提供半导体基底10，所述半导体基底10上可以形成有半导体器件，如MOS晶体管，此外也可以形成有互连结构，如栓塞、互连线等。参考图2，对所述半导体基底10的上表面进行刻蚀，形成开口 11。参考图3，形成阻挡层12，覆盖所述开口的底部、侧壁和所述半导体基底10的上表面，之后在所述阻挡层12上通过电镀法形成金属铜13，填充所述开口，在形成金属铜13之前还包括在所述阻挡层12的表面上形成籽晶层(seedlayer)。参考图4，对覆盖在半导体基底10上的金属铜和阻挡层12进行平坦化，至暴露出所述半导体基底10的上表面，形成连接钉13a。参考图5，从所述半导体基底10的下表面对其进行减薄，至暴露出所述连接钉13a，使得所述开口成为贯穿整个半导体基底10的通孔，完成穿硅通孔结构的形成过程。现有技术中形成的穿硅通孔结构一般都是与半导体基底中预设的互连线电连接的，之后在进行3D封装时，通过该穿硅通孔结构将所述预设的互连线与其他基底上的互连结构进行电连接。由于穿硅通孔结构与互连线之间的连接关系是固定的，难以根据实际应用的需求进行相应的改变，应用的灵活度较低。关于穿硅通孔结构的更多详细描述，请参考专利号为7，683，459和7，633，165的美国专利。
技术实现思路
本专利技术解决的问题是提供一种，提高穿硅通孔结构应用的灵活度。为解决上述问题，本专利技术提供了一种半导体器件，包括半导体基底，所述半导体基底中形成有互连线；穿硅通孔结构，贯穿所述半导体基底；还包括可切换导通和关断状态的可编程器件，所述穿硅通孔结构通过所述可编程器件与所述互连线相连。可选地，所述可编程器件为形成于所述半导体基底中或所述半导体基底上的电容，其上极板与所述穿硅通孔结构电连接，其下极板与所述互连线电连接。可选地，所述可编程器件为嵌于所述穿硅通孔结构中的电容，所述电容将所述穿硅通孔结构分割为第一部分和第二部分，其中第一部分与所述电容的上极板相连，第二部分与所述电容的下极板相连，所述互连线与所述穿硅通孔结构的第一部分或第二部分电连接。可选地，所述可编程器件为形成于所述半导体基底中或所述半导体基底上的熔丝或反熔丝，其一端与所述穿硅通孔结构电连接，其另一端与所述互连线电连接。 可选地，所述可编程器件为内嵌于所述穿硅通孔结构中的熔丝或反熔丝，所述熔丝或反熔丝将所述穿硅通孔结构分割为第一部分和第二部分，其中第一部分与所述熔丝或反熔丝的一端相连，第二部分与所述熔丝或反熔丝的另一端相连，所述互连线与所述穿硅通孔结构的第一部分或第二部分电连接。可选地，所述可编程器件为形成于所述半导体基底中的带浮栅的MOS晶体管，其源极和漏极分别与所述穿硅通孔结构和互连线电连接。可选地，所述可编程器件为微处理器(CPU)、受现场可编程门阵列(FPGA，Field-Programmable Gate Array)控制的逻辑控制器件、可编程逻辑控制器(PLC,Programmable Logic Controller)或微控制单兀(MCU)。本专利技术还提供了上述半导体器件的编程方法，包括对所述可编程器件进行编程，以使所述穿硅通孔结构与所述互连线电连接或断开。与现有技术相比，本专利技术的实施例有如下优点本专利技术实施例的半导体器件中，穿硅通孔结构通过可编程器件与半导体基底中的互连线相连，从而能够通过对该可编程器件的编程来实现穿硅通孔结构与互连线之间的通或者断，有利于提高在实际应用过程中的灵活度。本实施例中的可编程器件可以是电容、熔丝、反熔丝，既可以形成于半导体基底中或半导体基底上，也可以嵌于穿硅通孔结构中，此外，所述可编程器件还可以是形成于半导体基底中的带浮栅的MOS晶体管。上述可编程器件都可以采用常用的半导体加工工艺来形成，因而具有很好的工业实用性。附图说明图I至图5是现有技术的一种穿硅通孔结构的形成方法的剖面结构示意图；图6是本专利技术半导体器件的一个实施例的剖面结构示意图；图7是本专利技术半导体器件的另一个实施例的剖面结构示意图；图8是本专利技术半导体器件的实施例的逻辑结构示意图。具体实施例方式现有技术中形成于半导体基底中的穿硅通孔结构往往与预设的互连线固定连接，在实际使用时的灵活度较低。本专利技术实施例的半导体器件中，穿硅通孔结构通过可编程器件与半导体基底中的互连线相连，从而能够通过对该可编程器件的编程来实现穿硅通孔结构与互连线之间的通或者断，有利于提高在实际应用过程中的灵活度。本实施例中的可编程器件可以是电容、熔丝、反熔丝，既可以形成于半导体基底中或半导体基底上，也可以嵌于穿硅通孔结构中，此外，所述可编程器件还可以是形成于半导体基底中的带浮栅的MOS晶体管。上述可编程器件都可以采用常用的半导体加工工艺来形成，因而具有很好的工业实用性。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施方式的限制。·图6是本专利技术半导体器件的一个实施例的剖面结构示意图，包括半导体基底20，所述半导体基底20中形成有互连线22a ;穿硅通孔结构21，贯穿所述半导体基底20 ;可切换导通和关断状态的可编程器件23，所述穿硅通孔结构21通过所述可编程器件23与所述互连线22a相连。本实施例中，所述可编程器件23为形成于半导体基底20中或半导体基底20表面上的电容、熔丝(fuse)、反熔丝(antifuse)或带浮栅的MOS晶体管(floating gateMOStransistor)。上述电容、熔丝、反熔丝以及带浮栅的MOS晶体管可以在形成互连线22a的过程中，采用常规的半导体加工工艺一并形成，具有很好的工业可用性。所述半导体基底20可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，其中可以形成有MOS晶体管等器件，所述半导体基底20还可以包括覆盖在MOS晶体管等器件上的多层介质层，所述介质层中形成有互连线22a、互连线22b等。所述互连线22a可以是铜互连线、铝互连线等，通过通孔、接触孔等互连结构与所述MOS晶体管等器件相电连本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体基底，所述半导体基底中形成有互连线；穿硅通孔结构，贯穿所述半导体基底；其特征在于，还包括可切换导通和关断状态的可编程器件，所述穿硅通孔结构通过所述可编程器件与所述互连线相连。

【技术特征摘要】
1.一种半导体器件，包括 半导体基底，所述半导体基底中形成有互连线； 穿硅通孔结构，贯穿所述半导体基底； 其特征在于，还包括可切换导通和关断状态的可编程器件，所述穿硅通孔结构通过所述可编程器件与所述互连线相连。2.根据权利要求I所述的半导体器件，其特征在于，所述可编程器件为形成于所述半导体基底中或所述半导体基底上的电容，其上极板与所述穿硅通孔结构电连接，其下极板与所述互连线电连接。3.根据权利要求I所述的半导体器件，其特征在于，所述可编程器件为嵌于所述穿硅通孔结构中的电容，所述电容将所述穿硅通孔结构分割为第一部分和第二部分，其中第一部分与所述电容的上极板相连，第二部分与所述电容的下极板相连，所述互连线与所述穿硅通孔结构的第一部分或第二部分电连接。4.根据权利要求I所述的半导体器件，其特征在于，所述可编程器件为形成于所述半导体基底中或所述半导体基底上的熔丝或反熔丝，其一端与所述穿硅通孔结构电连接，其另...

【专利技术属性】
技术研发人员：钟汇才，梁擎擎，赵超，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：