基板堆叠结构制造技术

本发明专利技术公开了一种基板堆叠结构，包括：埋设有第一晶片的第一基板、埋设有第二晶片的第二基板、数个焊接件、及第三晶片。上述焊接件连接于第一基板与第二基板之间，且焊接件导通第一基板与第二基板。所述第一基板、第二基板以及焊接件之间包围形成有容置空间。上述第三晶片设置于容置空间中且接合于第一基板的一端面，第三晶片经第一基板电性连接于第一晶片以及第二晶片。这样就可降低结构的整体厚度，且可使内埋于第一基板与第二基板的第一晶片与第二晶片分别进行独立测试。

【技术实现步骤摘要】

本专利技术涉及一种堆叠结构，特别是涉及一种基板堆叠结构。
技术介绍
随着电子产品的快速发展，集成电路已经成为信息时代不可或缺的产品，例如笔记本电脑、移动电话、个人数字助理、及数字相机等，无不可见集成电路的踪迹。就电子产品中的晶片封装体而言，为了满足电子产品多功能与高速高频运算的需求，则必须要增加主动元件的数量，但同时又必须符合外型轻薄短小、尺寸微型化等设计要 求。顺应在有限的构装空间当中容纳数目庞大电子元件的需求，目前有许多集成电路的封装型式可供利用，如图I所示，其为一种堆叠结构。上述堆叠结构具有相连接的上层结构Ia与下层结构2a。上层结构I具有基板(substrate) 11a、堆叠于基板Ila上的数个晶片(die) 12a、连接基板Ila与晶片12a的数条金属导线13a、及包覆晶片12a与金属导线13a的包覆层14a。而下层结构2a具有基板(substrate) 21a以及装设于基板21a上的处理器(processor)22a。然而，上述堆叠结构的厚度并不易进一步的降低，且其上层结构Ia中的晶片12a不易被独立测试在不同的平台。再者，金属导线14a易产生断裂等问题。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中，堆叠结构的厚度不易降低，且其上层结构中的晶片不易被独立测试在不同的平台，和金属导线易产生断裂等缺陷，提供一种基板堆叠结构，其将晶片分别埋设于不同的基板中，藉以降低整体厚度，且可令基板中的晶片分别独立测试于不同平台。本专利技术是通过下述技术方案来解决上述技术问题的一种基板堆叠结构，包括一第一基板，其内埋设有一第一晶片；一第二基板，其内埋设有一第二晶片；数个焊接件，其连接于该第一基板与该第二基板之间，该些焊接件导通该第一基板与该第二基板，且该第一基板、该第二基板以及该些焊接件之间包围形成有一容置空间；以及一第三晶片，其设置于该容置空间中，该第三晶片接合于该第一基板的一端面，且该第三晶片经该第一基板电性连接于该第一晶片以及该第二晶片。其中，该第一基板内形成有一导通线路，该导通线路电性连接该第一晶片以及该第二晶片。其中，该第一晶片与该第二晶片各具有相对应的一主动面与一非主动面，该第一晶片与该第二晶片的主动面电性连接于该第三晶片，且该第一晶片与该第二晶片的主动面呈相对向的设置。其中，该第一晶片与该第二晶片的主动面各形成有数个接点。其中，该第一晶片与该第二晶片各形成有一重配置层，该第一晶片与该第二晶片的重配置层外侧分别形成上述主动面。其中，该第一基板的另一端面形成有数个用以焊接于一电路板的焊垫。其中，该第一晶片以及该第二晶片均为存储器，该第三晶片为处理器，该些焊接件为锡球。其中，该第一晶片为非挥发性存储器，该第二晶片为挥发性存储器。其中，该第一晶片为储存型闪存，该第二晶片为低功率双倍数据率动态随机存取存储器。其中，该第三晶片与该第一基板之间设有数个微凸块以及一介电层，该些微凸块连接该第三晶片与该第一基板，该些微凸块包覆于该介电层中。本专利技术的积极进步效果在于本专利技术提供的基板堆叠结构，其能有效地降低整体厚度，且可使内埋于第一基板与第二基板的第一晶片与第二晶片分别在不同平台进行独立测试。再者，本专利技术实施例能避免现有技术中金属导线所易产生的问题。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，但是这些说明与所附附图仅用来说明本专利技术，而非对本专利技术的权利范围作任何的限制。附图说明图I为现有技术中堆叠结构的剖视示意图；图2为本专利技术基板堆叠结构的示意图；图3为本专利技术图2的放大示意图。附图标记说明〔现有技术〕Ia上层结构Ila 基板12a 晶片13a金属导线14a包覆层2a下层结构21a 基板22a处理器〔本专利技术〕I第一基板11第一晶片111主动面112非主动面113 接点114重配制层12图案化线路层13导通线路14 焊垫2第二基板21第二晶片211主动面212非主动面213 接点214重配制层22导通线路 3焊接件4第二晶片41微凸块42介电层5容置空间6电路板具体实施例方式请参阅图2和图3，其为本专利技术的较佳实施例，其中图2为本专利技术的示意图，图3为图2的放大示意图。参照图2，其为一种基板堆叠结构，包括埋设有第一晶片(die) 11的第一基板(substrate) I、埋设有第二晶片(die) 12的第二基板(substrate) 2、数个连接上述第一基板I与第二基板2的焊接件3、及设置于第一基板I与第二基板2之间的第三晶片(die) 4。其中，上述焊接件3导通第一基板I与第二基板2，且第一基板I、第二基板2以及焊接件3之间包围形成容置空间5。而第三晶片4设置于上述容置空间5中且接合于第一基板I的一端面，第三晶片4经第一基板I电性连接于第一晶片11以及第二晶片21。这样，在以焊接件3连接第一基板I与第二基板2前，第一基板I与第二基板2可分别于不同的平台中，独立测试埋设于其内的第一晶片11与第二晶片21。并且，第一基板I与第二基板2可因埋设有第一晶片11和第二晶片21，使第一基板I与第二基板2的结构强度达到强化效果，以改善翘曲现象。第一基板I邻近第二基板2的一端面形成有图案化线路层12用以电性连接第三晶片4和焊接件3，且第一基板I与第二基板2内各形成有导通线路13、22。其中，第一基板I的导通线路13电性连接于第一晶片11与图案化线路层12，藉此，经由第一基板I的导通线路13以及图案化线路层12可使第一晶片11和第三晶片4达成电性连接。第二基板2的导通线路22电性连接于第二晶片21与焊接件3，藉此，经由第二基板2的导通线路22、焊接件3及图案化线路层12可使第二晶片21与第三晶片4达成电性连接。而于第一基板I的另一端面形成有数个用以焊接于电路板6的焊垫14。上述第一晶片11与第二晶片21的电路路径系以第一基板I及第二基板2内所形成的导通线路13、22替代先前技术中所述之金属导线，因此，本实施例可有效避免因金属导线所产生的问题。再者，第一晶片11与第二晶片21各具有相对应的主动面111、211以及非主动面112、212，第一晶片11与第二晶片21的主动面111、211各用以电性连接于其所埋设的第一基板I与第二基板2内的导通线路13、22，进而电性连接于第三晶片4。更详细的说，第一晶片11与第二晶片21的主动面111、211各形成数个接点113、213。上述第一晶片11与第二晶片21的接点113、213可分别电性连接于其所埋设的第一基板I与第二基板2内的导通线路13、22。第一晶片11与第二晶片21的主动面111、211可呈相对向的设置，藉此，第一晶片11与第二晶片21至第三晶片4的电路路径可有效的缩短，进而达到较佳的传输效果。并且，于本实施例中，第一晶片11与第二晶片21的主动面111、211以相对向的设置为例，但于实际应用时，第一晶片11与第二晶片21的主动面111、211亦可为同向的设置(图略)，或是反向的设置(图略)。此外，请参阅图3，为使第一晶片11与第二晶片21能应用于不同的元件模组，第一晶片11与第二晶片21可各形成有重配制层(redistribution layer, RDL) 114、214,且第一晶片11与第二晶片21于其重配置层114、214外侧各自形成本文档来自技高网...

【技术保护点】
一种基板堆叠结构，其特征在于，包括：一第一基板，其内埋设有一第一晶片；一第二基板，其内埋设有一第二晶片；数个焊接件，其连接于该第一基板与该第二基板之间，该些焊接件导通该第一基板与该第二基板，且该第一基板、该第二基板以及该些焊接件之间包围形成有一容置空间；以及一第三晶片，其设置于该容置空间中，该第三晶片接合于该第一基板的一端面，且该第三晶片经该第一基板电性连接于该第一晶片以及该第二晶片。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘祐成，陈建男，
申请(专利权)人：环旭电子股份有限公司，环鸿科技股份有限公司，
类型：发明
国别省市：