【技术实现步骤摘要】
本技术涉及一种接收使用GPS卫星定位导航信号的GPS集成芯片，特别是其中的Rise CPU。
技术介绍
许多GPS芯片产品的集成 度较高，集成有CPU可以对GPS基带处理部分进行控制以及对导航电文进行解算，形成时间和位置信息。由于CPU的解算工作量非常大，不少芯片采用Rise CPU模块以提升计算处理效率，但是还需要运行大量的软件算法指令，占用CPU资源，不能够充分挖掘利用GPS芯片的综合能力，影响GPS数据处理速度，以及启动时间、重捕获时间、灵敏度等指标的提升。
技术实现思路
针对现有技术的不足，本技术提供一种可提高GPS数据解算速度的GPS芯片用Rise CPU模块。本技术包括集成在芯片上的Rise CPU，芯片上还集成有作为协处理器的多个FPU,且各FPU均和Rise CPU并行工作连接。本技术中设计有多个FPU作为Rise CPU的协处理器，每个FPU均可与RiscCPU异步并行工作，能够将GPS数据解算部分的工作量通过硬件的方式实现，以替代软件算法指令，在大大减轻对CPU资源需求的同时，明显提高了对GPS数据的处理速度，提升GPS芯片的冷启动时间、热启动时间、重捕获时间、灵敏度等指标。以下结合附图和实施例进一步说明本技术。附图说明图I是实施例的系统原理框图。图2是FPU的结构示意图。实施例如图所示，芯片上集成有Rise CPU和作为协处理器的多个FPU’且各FPU均和Rise CPU并行工作连接。本实施例的FPU中包含有加法器和三个单字长寄存器，分别是累加寄存器AC、乘商寄存器MQ和数据寄存器DR，且累加寄存器AC和乘商寄存器MQ可组成双字长寄存器...
【技术保护点】
一种GPS芯片用Risc？CPU模块，包括集成在芯片上的Risc？CPU，其特征为：芯片上还集成有作为协处理器的多个FPU，且各FPU均和Risc？CPU并行工作连接。
【技术特征摘要】
1.一种GPS芯片用Rise CPU模块，包括集成在芯片上的Rise CPU，其特征为芯片上还集成有作为协处理器的多个FPU，且各FPU均和Rise CPU并行工作连接。2.根据权利要求I所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。