实现芯片内部模拟模块无干扰供电的布图方法及其装置制造方法及图纸

本发明专利技术提供了实现芯片内部模拟模块无干扰供电的布图方法及其装置。该装置包括N个芯片和具有N层金属环的一电源环，第一层和第N层分别为单一金属环，第二层至N-1层分别包括第一、第二和第三金属子环；电源环的第N层接地，第一层、第N层和第二层至N-1层中的第一金属子环和第三金属子环通过通孔连接起来接地；第二层至N-1部分层中的第二金属子环与接地层金属环隔开，作为信号线或者电源线；部分层的第三金属子环适当位置断开，信号线或者电源线通过断开处与芯片内部模拟模块相接。通过本发明专利技术可使芯片的长度和宽度各减少30um以上。有效地降低成本，提高模拟模块的精度。

【技术实现步骤摘要】

本专利技术涉及半导体版图设计
，尤其涉及实现芯片内部模拟模块无干扰供电的布图方法及其装置。
技术介绍
系统级芯片内部有多个模拟模块，一般的电源规划方案采取点对点的方式，芯片电源会分布到芯片内部各个位置，浪费芯片资源，增加成本，增加芯片的金属层数。芯片中通用的模拟电源布线方法，一般采用从电源焊盘开始，用一条独立电源线从芯片的边上开始尽量远离噪声大的模块，走到模拟模块的位置，接到模拟模块电源上。电源线从芯片内部走，要穿过各种数字模块，会和数字模块的信号噪声耦合在一起，即使加上噪声屏蔽线，还是不可避免的会有小的噪声耦合信号耦合进去。另外电源线和衬底的噪声耦合也是非常大的，衬底的噪声会通过电源线耦合到精心设计的模拟电路中。
技术实现思路
本专利技术目的在于克服现有技术中存在的问题，从而提供一种实现芯片内部模拟模块无干扰供电的布图方法及其装置。在第一方面，本专利技术提供了实现芯片内部模拟模块无干扰供电的布图方法。该方法包括:在芯片四周接口以外的空间做一电源环，所述芯片包括N个，所述电源环包括N层金属环，所述第一层和第N层分别为单一金属环，所述第二层至N-1层分别包括三个金属子环，分别为第一、第二和第三金属子环；将电源环的第N层接地，第一层、第N层和第二层至N-1层中的第一金属子环和第三金属子环通过通孔连接起来接地；将第二层至N-1部分层中的第二金属子环与接地层金属环隔开，作为信号线或者电源线；将所述部分层的第三金属子环适当位置断开，将信号线或者电源线通过断开处与芯片内部模拟模块相接。在第二方面，本专利技术提供了实现芯片内部模拟模块无干扰供电的布图装置。该装置包括芯片和电源环，所述芯片四周接口以外的空间设有电源环，所述芯片包括N个，所述电源环包括N层金属环，所述第一层和第N层分别为单一金属环，所述第二层至N-1层分别包括三个金属子环，分别为第一、第二和第三金属子环；所述电源环的第N层接地，第一层、第N层和第二层至N-1层中的第一金属子环和第三金属子环通过通孔连接起；第二层至N-1部分层中的第二金属子环与接地层金属环隔开，作为信号线或者电源线；所述部分层的第三金属子环适当位置断开，将信号线或者电源线通过断开处与芯片内部模拟模块相接。本专利技术通过在芯片四周的接口以外的空间设一电源环，电源环既可以给芯片内部模拟模块供电，也可以作为芯片的保护圈，来保护芯片。另外，电源线从芯片外部走，可避免与数字模块的信号噪声耦合在一起；避免电源线和衬底的噪声耦合。再者，通过本专利技术可以使芯片的长度和宽度各减少30UM以上，有效地降低成本，提高模拟模块的精度。【附图说明】图1是实现芯片内部模拟模块无干扰供电的布图装置的平面示意图；图2是实现芯片内部模拟模块无干扰供电的布图装置的一实施例的部分立体示意图；图3是图2的剖面示意图；图4是实现芯片内部模拟模块无干扰供电的布图装置的第二实施例的部分剖面示意图；图5是实现芯片内部模拟模块无干扰供电的布图装置的第三实施例的部分剖面示意图；图6是实现芯片内部模拟模块无干扰供电的布图装置部分立体示意图；图7是实现芯片内部模拟模块无干扰供电的布图的方法流程图。【具体实施方式】为了使本
的人员更好的理解本专利技术实施例中的技术方案，并使本专利技术实施例的上述目的、特征和优点能够更加明显易懂，下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。图1是实现芯片内部模拟模块无干扰供电的布图装置的平面示意图。如图1所示，本专利技术装置包括芯片I和电源环2，芯片I包括N个，电源环2包括N层金属环。电源环2设置在芯片I四周接口以外的空间，将芯片I包围起来。芯片I上有多个模拟模块，各芯片I上的模拟模块根据就近原则与电源环2相接，这样电源环2既可以给芯片I上的模拟模块供电，也可以作为芯片I的保护圈，保护芯片I。可使芯片I的长度和宽度各减少30um以上，降低成本，提高模拟模块的精度。图2是实现芯片内部模拟模块无干扰供电的布图装置的一实施例的部立体示意图。如图2所示，本实施例中电源环包括九层金属环，金属环层数根据工艺要求确定，材质为铜或铝。第一层12和第九层11分别为单一金属环，第二层至八层分别包括三个金属子环，分别为第一金属子环14、第二金属子环13和第三金属子环15。电源环的第九层11接地，第一层12、第九层11和第二层至八层中的第一金属子环14和第三金属子15环通过通孔16连接起来接地。第二层至八层中的第二金属子环13与接地层金属环隔开，并通过通孔16连接起来形成一条信号线或者电源线。图3是图2中剖面示意图。如图3所示，本实施例中电源环包括九层金属环。第一层12和第九层11分别为单一金属环，第二层至八层分别包括三个金属子环，分别为第一金属子环14、第二金属子环13和第三金属子环15。电源环的第九层11接地，第一层12、第九层11和第二层至八层中的第一金属子环14和第三金属子15环通过通孔16连接起来接地。第二层至八层中的第二金属子环13与接地层金属环隔开，并通过通孔16连接起来形成一条信号线或者电源线。第一层12和第九层11作为屏蔽线来保护信号线或者电源线。若将信号线或者电源线引出，可通过将第二层至八层中任意一层中的第三金属子环15断开，如本实施例中将第五层17的第三金属子环15断开，将信号线或者电源线通过断开处与芯片内部模拟模块相接。图4是实现芯片内部模拟模块无干扰供电的布图装置的第二实施例的部分剖面示意图。如图4所示，当电源环的金属层数N为奇数时，第二层至N-1部分层中的第二金属子环13最多可以形成(N-l)/2信号线或者电源线。如N=9时，最多形成4条信号线或者电源线。具体地:第一层12和第九层11分别为单一金属环，第二层至八层分别包括三个金属子环，分别为第一金属子环14、第二金属子环13和第三金属子环15。电源环的第九层11接地，第一层12、第九层11和第二层至八层中的第一金属子环14和第三金属子环15通过通孔16连接起来接地。第二层、第四层、第六层和第八层的第二金属子环13与接地层金属环隔开，用作信号线或电源线。第三层、第五层和第七层中的第二金属子环13分别与其左边的第一金属子环14和右边的第三金属子环15相接接地，作为屏蔽线以保护第二层、第四层、第六层和第八层中的用作信号线或者电源线的第二金属子环，形成4条信号线或者电源线。若将信号线或者电源线引出，可通过将信号线或者电源线所在层数中的第三金属子环15断开，将信号线或者电源线通过断开处与芯片内部模拟模块相接。如本实施例中通过将第四层中的第三金属子环15断开，将第四层的信号线或者电源线通过断开处引出与芯片内部模拟模块相接。需要说明的是，每条信号线或者电源线的上下层须为屏蔽线层，屏蔽层数可以是一层或者多层。图5是实现芯片内部模拟模块无干扰供电的布图装置的第三实施例的部分剖面示意图。如图5所示，当电源环的金属层数N为偶数时，第二层至N-1部分层中的第二金属子环最多可以形成(N-2)/2信号线或者电源线。如当N=S时，可形成3条信号线或者电源线。具体地:第一层12和第八层18分别为单一金属环，第二层至七层分别包括三个金属子环，分别为第一金属子环1本文档来自技高网...

【技术保护点】
实现芯片内部模拟模块无干扰供电的布图方法，其特征在于，所述方法包括以下步骤：在芯片四周接口以外的空间做一电源环，所述芯片包括N个，所述电源环包括N层金属环，第一层和第N层分别为单一金属环，第二层至N‑1层分别包括三个金属子环，分别为第一、第二和第三金属子环；将所述电源环的第N层接地，第一层、第N层和第二层至N‑1层中的第一金属子环和第三金属子环通过通孔连接起来接地；将第二层至N‑1部分层中的第二金属子环与接地层金属环隔开，作为信号线或者电源线；将所述部分层的第三金属子环适当位置断开，将信号线或者电源线通过断开处与芯片内部模拟模块相接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘成利，陈子贤，刘明，
申请(专利权)人：京微雅格北京科技有限公司，
类型：发明
国别省市：北京;11