微小化电磁干扰防护结构及其制作方法技术

本发明专利技术公开了一种微小化电磁干扰防护结构，其包括：一基板及多个芯片模块。基板表面上具有多个接地部。芯片模块设置在基板的表面上，其中每一个芯片模块包括：至少一芯片单元，其设置在基板的表面上且电性连接于基板。至少一导电凸块设置在基板的表面上且邻近芯片单元，导电凸块与基板上的接地部形成电性连接。一封装胶层设置于基板上且覆盖芯片单元的表面及导电凸块的表面。一电磁防护层覆盖封装胶层的表面并与导电凸块的裸露表面电性连接，以使得电磁防护层电性连接于接地部。本发明专利技术还公开了一种微小化电磁干扰防护结构的制作方法。本发明专利技术使得每一个芯片模块均具有防止电磁干扰的屏蔽效果。

【技术实现步骤摘要】

本专利技术涉及一种电磁防护结构，特别是涉及ー种。
技术介绍
电子元件是目前科技产品中不可缺少的ー种产品，其用途极为广泛。例如各式家电用品、各式3C商品及各种需要通过电路加以控制的产品。在上述产品的电子元件中，都具有至少ー个电磁干扰防护结构(EMI Shielding Structure)。电磁干扰防护结构最主要的用途是防止该电子元件对外部环境造成干扰，或者是防止电子元件内各单元组件互相干扰的现象。电磁干扰防护结构在构造上主要由基板単元、电子电路单元、金属防护单元、电性连接单元组合而成。通过电磁干扰防护结构的屏蔽效果，来加以确保电子元件能在不受 到干扰的环境下正常运作。目前的相关技术中，在制作电磁干扰防护结构的方面，仍然有许多有待改善的空间。例如现有电磁干扰防护结构的整体结构过于复杂、成品厚度过厚、屏蔽效果不佳或结构表面容易氧化生锈等等。因此，急需研发ー种结构简单、构造轻薄微型、电磁屏蔽效果良好并且结构表面具有防锈抗氧化能力的电磁干扰防护结构。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中电磁干扰防护结构的整体结构过于复杂、成品厚度过厚、屏蔽效果不佳或结构表面容易氧化生锈的缺陷，提供ー种结构简单、构造轻薄微型、电磁屏蔽效果良好并且结构表面具有防锈抗氧化能力的。本专利技术是通过下述技术方案来解决上述技术问题的—种微小化电磁干扰防护结构，其包括一基板及多个芯片模块。基板表面上具有多个接地部。芯片模块设置在基板的表面上，其中每ー个芯片模块包括至少ー芯片单元、至少ー导电凸块、一封装胶层及一电磁防护层。芯片单元设置在基板的表面上且与基板电性连接。导电凸块设置在基板的表面上且邻近芯片单元，导电凸块与基板上的接地部形成电性连接。封装胶层设置在基板上且覆盖芯片单元的表面以及导电凸块的表面。一电磁防护层覆盖封装胶层的表面并与导电凸块电性连接，以使得电磁防护层与接地部电性连接。优选地，该基板为印刷电路板或硅晶圆基板。优选地，该电磁防护层包含有多个依次形成的且用于防止外部环境对于该芯片单元产生电磁干扰作用的金属溅镀层。优选地，该些金属溅镀层分别为ー覆盖该封装胶层的表面及上述至少ー个导电凸块的裸露表面的第一不锈钢溅镀层、一覆盖该第一不锈钢溅镀层表面的第一铜溅镀层及ー覆盖该第一铜溅镀层表面的第二不锈钢溅镀层。优选地，该电磁防护层为一由无电解电镀制程所制作的金属层。优选地,该电磁防护层包括一第一金属层及ー第二金属层，该第一金属层覆盖该封装胶层的上表面，该第二金属层覆盖该封装胶层的侧表面及上述至少ー个导电凸块的裸露表面。除此之外，本专利技术还提供ー种微小化电磁干扰防护结构的制作方法，其包括以下步骤在一基板表面上设置多个芯片単元，并且基板的表面上设置有多个接地部。形成多个设置在基板表面上且分别与接地部电性连接的导电凸块，其中导电凸块邻近芯片单元。在基板上形成一封装単元，以覆盖芯片单元及导电凸块。切割封装単元以及每一个导电凸块，以使得封装単元被切割成多个分别覆盖芯片単元的封装胶层，并使得每ー个导电凸块形成ー从封装胶层的侧表面裸露出来的裸露表面。将ー电磁防护单兀同时覆盖姆ー个封装胶层的表面以及每一个导电凸块的裸露表面。最后，沿着每两个封装胶层之间切割电磁防护单元，以使得电磁防护单元被切割成多个分别覆盖封装胶层的电磁防护层，就能得到本专利技术之微小化电磁干扰防护结构。 优选地，上述将该电磁防护单元同时覆盖每ー个封装胶层的表面以及每ー个导电凸块的裸露表面的步骤之后，更进一歩包括沿着每两个封装胶层之间切割该电磁防护单元，以使得该电磁防护单元被切割成多个分别覆盖该些封装胶层的电磁防护层。优选地，该些电磁防护层分别与该些导电凸块形成电性连接，并且该些导电凸块为金属凸块。优选地,该些电磁防护层包括多个第一金属层以及多个第二金属层，该些第一金属层分别覆盖该些封装胶层的上表面，该些第二金属层分别同时覆盖该些封装胶层的侧表面及该些导电凸块的裸露表面。优选地，该电磁防护单元的切割方式为激光切割。优选地，每ー个电磁防护层分别包含多个依次形成的且用于防止外部环境对于该芯片单元产生电磁干扰作用的金属溅镀层。本专利技术还提供ー种微小化电磁干扰防护结构的制作方法，其特点在于，其包括以下步骤在一基板表面上设置多个芯片単元，并且该基板的表面上设置有多个接地部；形成多个设置在该基板表面上且分别与该些接地部电性连接的导电凸块，其中该些导电凸块分别邻近该些芯片单元；在该基板上形成一封装単元，以覆盖该些芯片单元以及该些导电凸块；切割该封装単元以及每ー个导电凸块，其中该封装単元被切割成多个分别覆盖该些芯片単元的封装胶层，每两个封装胶层之间形成一容置空间，且每一个导电凸块被切割从而形成ー从该封装胶层的侧表面裸露出来的裸露表面；分别在该些容置空间内形成多个导电层；以及将ー屏蔽层同时覆盖每ー个导电层的表面以及每ー个封装胶层的表面。优选地，上述将该屏蔽层同时覆盖每ー个导电层的表面以及每ー个封装胶层的表面的步骤之后，更进一歩包括切割该屏蔽层以及每ー个导电层，其中该屏蔽层被切割成多个第一金属层，上述每ー个导电层被切割成至少两个第二金属层，该些第一金属层分别覆盖该些封装胶层的上表面，该些第二金属层分别同时覆盖该些封装胶层的侧表面及该些导电凸块的裸露表面。优选地，该些导电层为银胶体。本专利技术的积极进步效果在于本专利技术实施例所提供的微小化电磁干扰防护结构为微型的电磁防护结构。通过切除一部分的封装単元、导电凸块及电磁防护単元，以使得每ー芯片模块达到微小化的设计，并且每ー芯片模块均具有防止电磁干扰的效果。为了使本领域技术人员能更进一歩地了解本专利技术的技术特征以及
技术实现思路
，请參考以下有关本专利技术的详细说明与附图，但是这里说明与附图仅是用来说明本专利技术，而非对本专利技术的权利范围作任何的限制。附图说明图I为本专利技术微小化电磁干扰防护结构的第一实施例的第一步骤的剖面示意图。 图2为本专利技术微小化电磁干扰防护结构的第一实施例的第二步骤的剖面示意图。图3为本专利技术微小化电磁干扰防护结构的第一实施例的第三步骤的剖面示意图。图4为本专利技术微小化电磁干扰防护结构的第一实施例的第四步骤的剖面示意图。图5为本专利技术微小化电磁干扰防护结构的第一实施例的第五步骤的剖面示意图。图6为本专利技术微小化电磁干扰防护结构的第一实施例的第六步骤的剖面示意图。图7为本专利技术微小化电磁干扰防护结构的第一实施例的电磁防护层的局部不意图。图8为本专利技术微小化电磁干扰防护结构的第一实施例制作方法的各个步骤流程示意图。图9为本专利技术微小化电磁干扰防护结构的第二实施例的第五步骤的剖面示意图。图10为本专利技术微小化电磁干扰防护结构的第二实施例的第六步骤的剖面示意图。图11为本专利技术微小化电磁干扰防护结构的第二实施例的第七步骤的剖面示意图。附图标记说明M微小化电磁干扰防护结构I 基板11接地部A 芯片模块2芯片单元3导电凸块31裸露表面4封装单元4’封装胶层5电磁防护单元5’电磁防护层51金属溅镀层511第一不锈钢溅镀层512第一铜溅镀层513第二不锈钢溅镀层52 导电层52’第二金属层53 屏蔽层53’第一金属层6容置空间具体实施方式 下面结合附图给出本专利技术较佳实施例，以详细说明本专利技术的技术方案。第一实施例请參阅图I至图6所示，其分别为本专利技术的第一实施例的第一、ニ、三、四、五及六步骤制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种微小化电磁干扰防护结构，其特征在于，其包括 一基板，该基板的表面上具有多个接地部；以及 多个设置在该基板表面上的芯片模块，其中每ー个芯片模块包括 至少ー个芯片单元，该至少一个芯片单元设置在该基板的表面上且电性连接于该基板； 至少ー个导电凸块，该至少ー个导电凸块设置在该基板的表面上且邻近上述至少ー个芯片单元，上述至少ー个导电凸块与该基板上的接地部形成电性连接； 一封装胶层，该封装胶层设置在该基板上且覆盖该芯片単元及上述至少ー导电凸块的表面；以及 ー电磁防护层，该电磁防护层覆盖该封装胶层的表面并与上述至少ー个导电凸块的裸露表面电性连接，以使得该电磁防护层电性连接于该基板上的接地部。2.如权利要求I所述的微小化电磁干扰防护结构，其特征在于，该基板为印刷电路板或娃晶圆基板。3.如权利要求I所述的微小化电磁干扰防护结构，其特征在于，该电磁防护层包含有多个依次形成的且用于防止外部环境对于该芯片单元产生电磁干扰作用的金属溅镀层。4.如权利要求3所述的微小化电磁干扰防护结构，其特征在于，该些金属溅镀层分别为ー覆盖该封装胶层的表面及上述至少ー个导电凸块的裸露表面的第一不锈钢溅镀层、一覆盖该第一不锈钢溅镀层表面的第一铜溅镀层及ー覆盖该第一铜溅镀层表面的第二不锈钢溅镀层。5.如权利要求3所述的微小化电磁干扰防护结构,其特征在于,该电磁防护层为一由无电解电镀制程所制作的金属层。6.如权利要求I所述的微小化电磁干扰防护结构，其特征在于，该电磁防护层包括一第一金属层及ー第二金属层，该第一金属层覆盖该封装胶层的上表面，该第二金属层覆盖该封装胶层的侧表面及上述至少ー个导电凸块的裸露表面。7.ー种微小化电磁干扰防护结构的制作方法，其特征在于，其包括以下步骤 在一基板表面上设置多个芯片単元，并且该基板的表面上设置有多个接地部； 形成多个设置在该基板表面上且分别与该些接地部电性连接的导电凸块，其中该些导电凸块分别邻近该些芯片单元； 在该基板上形成一封装単元，以覆盖该些芯片单元以及该些导电凸块； 切割该封装単元以及每ー个导电凸块，以使得该封装単元被切割成多个分别覆盖该些芯片单元的封装胶层，并使得每ー个导电凸块形成ー从该封装胶层的侧表面裸露出来的裸露表面；以及 将ー电磁防护单兀同时覆盖姆ー个封装胶层的表面以及姆一个导电凸块的裸露表面。8.如权利要求7所述的微小化电磁干扰防护...

【专利技术属性】
技术研发人员：吴明哲，
申请(专利权)人：环旭电子股份有限公司，环鸿科技股份有限公司，
类型：发明
国别省市：