用于制造半导体器件的多层结构和工艺制造技术

本发明专利技术公开了一种用于制造半导体器件的多层结构和工艺。本发明专利技术的方法包括：提供绝缘体上硅SOI堆叠，该SOI堆叠包括衬底层、在衬底层上的第一氧化物层和在第一氧化物层(BOX层)上的硅层；形成SOI堆叠的至少一个第一区域，其中通过热氧化硅层的一部分来薄化硅层；以及形成SOI堆叠的至少一个第二区域，其中通过退火来薄化第一氧化物层(BOX层)。

【技术实现步骤摘要】

本专利技术涉及制造包括不同厚度的多个半导体和氧化物层的中间半导体器件。
技术介绍
在现在以及未来的半导体制造中，例如，在互补金属氧化物半导体(CMOS)技术中，绝缘体上硅(SOI)半导体器件 受到了越来越多的关注。SOI结构的掩埋Si02(B0X)层传统上通过在硅晶圆的表面下进行氧离子注入然后在大约1300°C至1400°C的典型的退火温度执行退火处理来形成。在一些应用中，需要提供图案化的BOX结构。通常，通过相应地图案化的注入掩模来进行离子注入以获得图案化的BOX结构。然而，不仅在掩模边缘区域形成了相对较高密度的缺陷，而且为了获得具有两个或更多BOX厚度的BOX结构，需要使用第二互补注入掩模的第二注入或者通过多个互补注入掩模实施的更多额外注入处理，从而极大地増加了整个制造的处理步骤的数目。通过离子注入形成的不同厚度的不同BOX层的错位被证实是影响最终完成的基于SOI结构的半导体器件的性能的又一问题。因此，尽管近来工程技术已经得到发展，但是仍然需要提供用于形成包括不同厚度的多个Si和/或BOX层的SOI结构的方法，其可靠地允许在有问题的情况下调节层的厚度。
技术实现思路
本专利技术解决了上述需要，并且因此，提供了根据权利要求I所述的方法，该方法包括以下步骤提供绝缘体上硅SOI堆叠，该SOI堆叠包括衬底层、在衬底层上的第一氧化物层以及在第一氧化物层(BOX层)上的硅层；通过热氧化硅层的一部分来给SOI堆叠的至少ー个第一区域提供薄化的硅层(通过氧化来薄化硅层的至少一部分)；以及通过退火使SOI堆叠的至少ー个第二区域形成有薄化的第一氧化物层(BOX层)，即对SOI堆叠进行退火处理从而部分地消融第一氧化物层(氧化硅层)的至少一部分。因此，根据本专利技术，能够提供包括不同厚度的硅层以及氧化物层(BOX层)的SOI堆叠。能够通过适当地控制热氧化以及退火来容易地对厚度进行精细调节。特别地，SOI堆叠能够被提供为包括具有不同厚度的三个或更多区域的硅层和/或包括具有不同厚度的三个或更多区域的第一氧化物层。第一和第二区域可以至少部分地彼此重叠。因此，SOI堆叠的特定部分可以包括薄化的硅层和薄化的BOX层。相对较薄或较厚的BOX层和硅层的不同组合适合于不同的电子器件。因此，通过上述方法的示例获得的SOI堆叠可以包括薄化的BOX层和薄化的硅层，因为这对于(短沟道)全耗尽SOI (FDSOI)器件来说是有利的。这样的FDSOI器件可以包括(例如)在BOX层下面的掺杂背板，其可以实现为静态背栅或者动态背栅的形式。这样的FDSOI器件可以(特别地)提供用于核心器件(例如，感测放大器、WL驱动器以及解码器)，该核心器件用于DRAM，用于嵌入式DRAM、闪式器件、SRAM、嵌入式SRAM、MRAM、FeRAM、ReRAM、浮体单元(FBC)、现场可编程门阵列(FPGA)、芯片上系统(SoC)以及其中阈值电压的稳定性很关键的并且需要背栅调节的所有逻辑应用，上述核心器件特别地用于低功率移动应用。另一方面，浮体存储器或者非易失性存储器件可以有利地形成在包括薄化的BOX层和非薄化的较厚的硅层的SOI堆叠的一部分上以便于包括低电压的相对较薄的隧穿电介质和用于浮栅的相对较厚的硅层。 具有相对较厚的BOX和硅层的SOI堆叠优选地用于具有高电压和/或高功率性能的长沟道SOI器件，该长沟道SOI器件例如为线驱动器、具有大于I. 5V的高提供电压的I/O器件等等。在高(功率)性能逻辑器件中，当被提供时，相对较厚的BOX层有助于减少与背栅的耦合电容。在所有这些应用中，本专利技术的制造工艺相对于现有技术具有下述优点能够为同一芯片上的提供的SOI堆叠上的器件的形成提供更多的余量。例如，闪存器件能够形成在SOI堆叠的包括薄化的BOX层的部分上，而FBC能够形成在同一 SOI堆叠上其中BOX层没有薄化的区域中。根据另一示例，FBC能够形成在SOI堆叠的薄化的BOX层上并且设置有位于BOX层下面的背栅。特别地，能够在可以被薄化到几纳米的厚度的BOX层下面植入背电极。能够在800°C至1050°C的温度下在用N2或者Ar或者He稀释或者不进行稀释的氧气气氛中执行热氧化处理，特别地，该氧气气氛包括02/h2或者o2/h2/hci或者o2/hcl。能够通过进行高温退火处理来实现退火，从而部分地消融第一氧化物层的位于第一薄化的硅层下面的部分以便于获得第一薄化的氧化硅层，特别地，该高温退火处理在900°C至1250°C的温度下在包括Ar和/或N2的退火环境下进行。能够在同一处理腔室内执行退火的步骤和热氧化的步骤，从而避免了晶片运送和提供不同处理工具。在该情况下，在单个连续的处理步骤中执行退火的步骤和热氧化的步骤，在该单个连续处理步骤中，根据退火和氧化条件来修改温度以及处理腔室内的气氛的组成。因此，能够容易地获得SOI结构上的中间半导体，该SOI结构包括想要的组合的不同厚度的BOX层以及不同厚度的活性硅层以满足芯片上系统要求。根据实际使用的反应气体，可以优选的是，在同一处理腔室中在热氧化之前执行退火，特别是在惰性气体用于退火处理的情况下。从而，没有显著地增加由于不同处理腔室中的处理导致的被处理的SOI堆叠的污染。本专利技术的方法可以进一步包括在执行退火和/或氧化之后在SOI堆叠中形成至少一个浅沟槽隔离以限定第一和第二器件区域。由于在热处理之后执行浅沟槽隔离，从而填充沟槽以形成浅沟槽隔离的氧化物没有受到氧化/退火的影响。根据示例的本专利技术的方法可以包括以下步骤在硅层上形成第二氧化物层并且在第二氧化物层上形成第一掩模层；图案化第二氧化物层和第一掩模层以暴露硅层的第一部分；以及热氧化暴露的硅层以在之前暴露的硅层上形成(二)氧化硅层和第一薄化的硅层。注意的是，在这里，为了清楚起见，初始层的特定部分以及初始层的从对于该特定部分进行薄化获得的部分被称为不同的层。能够重复上述方法的步骤。因此，该方法还可以包括下述步骤在通过热氧化形成的氧化硅层的一部分上形成第二掩模层(沉积掩模层并且相应地对其进行图案化)以及热氧化第一薄化的硅层的位于氧化硅层的没有被第二掩模层覆盖的部分下面的部分，从而形成另ー氧化硅层和第二薄化的硅层。或者，通过(第一)热氧化形成的氧化硅层可以被移除并且第二掩模层可以形成在因此暴露的第一薄化的硅层的一部分 上并且第一薄化的硅层的没有被第二掩模层覆盖的部分能够被热氧化以便于形成第二薄化的硅层。通过本专利技术的上述实施方式，能够容易地获得具有用作活性层的位于BOX层上方的硅层的结构并且能够通过适当地控制热氧化来精细地调节硅层的厚度。能够有利于根据不同技术的处理模块的协整。在单个芯片上，能够限定用于形成各个半导体器件(例如FTE)的多个器件区域，其中不同器件区域包括不同厚度的活性硅层。不同器件区域能够然后通过为了避免导致高泄漏或者产量损失的STI区域(所谓的凹陷区)中的氧化物移除而在热氧化以及氧化物移除处理之后形成的浅沟槽隔离(STI)彼此分离。因此，上述方法可以进一歩包括接着在第一器件区域和第二器件区域之间形成浅沟槽隔离，其中第一器件区域包括硅层的之前没有被图案化的第二氧化物层和第一掩模层暴露的部分并且第二器件区域包括第一薄化的硅层。在形成两个薄化的硅层的情况下，在通过热氧化形成的氧化硅层的一部本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.11 EP 11290124.41.ー种方法，该方法包括以下步骤 提供绝缘体上硅SOI堆叠，所述SOI堆叠包括衬底层、在所述衬底层上的第一氧化物层以及在所述第一氧化物层(BOX层)上的硅层； 形成所述SOI堆叠的至少ー个第一区域，其中通过热氧化所述硅层的一部分来薄化所述硅层；以及 形成所述SOI堆叠的至少ー个第二区域，其中通过退火来薄化所述第一氧化物层(BOX层)。2.如权利要求I所述的方法，其中在同一处理腔室中执行退火的步骤和热氧化的步骤。3.如权利要求2所述的方法，其中在单个连续处理步骤中执行退火和热氧化，其中根据退火和氧化条件来修改所述处理腔室中的气氛的组成和温度。4.如前述权利要求中的一项所述的方法，其中所述至少ー个第一区域和所述至少ー个第二区域至少部分地彼此重叠。5.如前述权利要求中的一项所述的方法，所述方法进ー步包括在执行退火和/或氧化之后在所述SOI堆叠中形成至少ー个浅沟槽隔离以限定第一器件区域和第二器件区域。6.如前述权利要求中的一项所述的方法，所述方法进ー步包括 在所述硅层上形成第二氧化物层并且在所述第二氧化物层上形成第一掩模层； 图案化所述第二氧化物层和所述第一掩模层以暴露所述硅层的第一部分；以及 热氧化暴露的硅层以在之前暴露的硅层上形成氧化硅层并且形成第一薄化的硅层。7.如权利要求6所述的方法，所述方法进ー步包括在所述氧化硅层的一部分上形成第ニ掩模层并且热氧化所述第一薄化的硅层的位于所述氧化硅层的没有被所述第二掩模层覆盖的部分下面的部分，从而形成另ー氧化硅层和第二薄化的硅层。8.如权利要求6所述的方法，所述方法进ー步包括接下来在第一器件区域和第二器件区域之间形成浅沟槽隔离，其中所述第一器件区域包括所述硅层的之前没有通过图案化的第二氧化物层和第一掩模层暴露的部分，并且所述第二器件区域包括所述第一薄化的硅层。9.如权利要求7所述的方法，所述方法进ー步包括接下来在第一器件区域和第二器件区域之间形成第一浅沟槽隔离，并且在所述第二器件区域和第三器件区域之间形成第二浅沟槽隔离，其中所述第一器件区域包括所述硅层的之前没有通过图案化的第二氧化物层和第一掩模层暴露的部分，所述第二器件区域包括所...

【专利技术属性】
技术研发人员：比什因·阮，卡洛斯·马祖拉，理查德·费朗，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：