【技术实现步骤摘要】
【国外来华专利技术】适用于射频应用的由硅制成的支撑衬底及相关制造方法
[0001]本专利技术属于半导体和微电子领域。本专利技术涉及一种适用于射频应用的、由硅制成的、旨在支撑薄膜并且特别是旨在形成绝缘体上硅(SOI)结构的支撑衬底。本专利技术还涉及一种制造这种支撑衬底的方法。
技术介绍
[0002]SOI(绝缘体上硅)结构广泛用于射频(RF)应用。
[0003]具体已知SOI结构包括基部衬底、设置在所述衬底上的电荷俘获层、设置在俘获层上的介电层以及设置在介电层上的半导体层(旨在容纳RF器件的有效层)。由单晶硅制成的基部衬底通常具有大于3千欧姆.厘米的电阻率和低间隙氧含量(Oi<10ppma ASTM
’
79)。俘获层包括非掺杂多晶硅，厚度约为2微米。高电阻率的由硅制成的基部衬底与俘获层的结合可以消除通常存在于HR
‑
SOI(具有高电阻率的由硅制成的支撑衬底的绝缘体上硅衬底)衬底中掩埋的氧化物层下的寄生传导层。本领域技术人员将在来自Woodhead出版社的、Oleg Kononchuk和Bi
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于射频应用的支撑衬底(10)，所述支撑衬底包括：
‑
由单晶硅制成的基部衬底(1)，所述基部衬底包括P型掺杂物，并且电阻率大于或等于250欧姆.厘米且严格小于500欧姆.厘米，并且间隙氧含量介于13ppma至19ppma之间，
‑
由单晶硅制成的外延层(2)，所述外延层包括P型掺杂物，设置在所述基部衬底(1)上，厚度介于2微米至30微米之间，所述外延层的至少上部的电阻率大于或等于3000欧姆.厘米，
‑
由多晶硅制成的电荷俘获层(3)，所述电荷俘获层设置在所述外延层(2)上，电阻率大于或等于1000欧姆.厘米，并且厚度介于1微米至10微米之间。2.根据权利要求1所述的用于射频应用的支撑衬底(10)，其中，所述基部衬底(1)的电阻率小于或等于450欧姆.厘米。3.根据权利要求1或2所述的用于射频应用的支撑衬底(10)，其中，所述外延层(2)的厚度介于2微米至20微米之间。4.根据前述权利要求中任一项所述的用于射频应用的支撑衬底(10)，所述支撑衬底包括介于所述基部衬底(1)与所述外延层(2)之间和/或介于所述外延层(2)与所述电荷俘获层(3)之间的至少一个粗糙界面。5.一种绝缘体上硅结构(100)，所述绝缘体上硅结构包括设置在介电层(20)上的有效层(30)，所述介电层本身设置在根据前述权利要求中任一项所述的支撑衬底(10)上。6.一种用于射频应用的电子器件，所述电子器件包括至少一个晶体管，...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。