本发明专利技术提供一种基于测试向量的测试系统，实现对数字集成电路的功能测试，功能测试主要测试芯片在一定时序下的逻辑功能，其基本原理是借助于测试向量，对芯片施加激励，观察其响应是否和设想的一致。功能测试可以覆盖极高比例逻辑电路的失效模型。该调试技术支持单步测试系统包括两大部分：运行于PC机的测试向量文件转换软件和数字集成电路芯片测试机组成。数字集成电路芯片测试机由CPU+FPGA的架构组成，CPU负责pattern文件存储、转换，测试过程控制、与主机通信等功能。pattern控制的逻辑电路由一块FPGA实现，FPGA完成波形产生、Pattern?RAM的控制和采样控制，同时控制驱动器及比较器以实现对被测对象的测试控制。
【技术实现步骤摘要】
本专利技术涉及小型数字集成电路芯片的测试系统及其测试方法。技术背景功能测试主要测试芯片在一定时序下的逻辑功能，其基本原则是借助于向量，对芯片施加激励，观察其响应是否和设想的一致.功能测试可以覆盖极高比例逻辑电路的失效模型。不管数字集成电路功能多么复杂，工作条件多么复杂，都可以将其看作一个二值逻辑器件。因此现在大多数测试方法，不管是故障定位还是功能测试，都需要测试向量的输入，而数字集成电路测试系统实际上就是一个用于向量产生、测试向量激励给被测对象、测试结果比较的平台。所谓测试向量，就是一串连续的“0”和“1”组成的数字序列。向量通常是由HDL 或RTL行为模型模拟得到的一个文件，其中既包含激励也包含电路响应。在测试数字IC 之前，通过对测试要求和芯片功能的分析，利用测试向量编程器预先写好测试所需向量 (pattern)，定义好向量的时序要求，并将其下载到测试系统的存储器中，然后启动测试系统的控制模块。控制模块按照事先写好测试程序语句，按一定顺序将测试向量从存储器中读出并送到向量调制模块。向量调制模块对向量序列进行波形调制和电压调制，最后送出与待测IC(DUT)工作电压匹配的波形序列。同时测试系统还监测DUT的输出波形，通过向量调制模块将其转换成与测试系统工作电平匹配的数字信号，测试系统将回送的数字信号与预先设定的向量进行比较，并将比较结果存储。目前大部分的集成电路测试系统，功能复杂，测试操作繁琐，需要学习专门的技术知识才能进行相关的测试操作，且不容易理解其测试方法及过程。另外高昂的测试成本对于一些中小型数字芯片的测试来说也是浪费的。
技术实现思路
本专利技术主要目的在于提供一种中小型数字集成电路测试系统，所述的这种系统具有使用操作简单，成本低廉，维护方便的数字集成电路芯片功能测试的测试系统。本专利技术的这种小型数字集成电路功能测试的测试系统由一个上位测试服务机和数字集成电路芯片测试机组成。其中上位测试服务机主要执行测试向量文件转换软件，并同时作为数字集成电路芯片测试机的终端。所述的集成电路芯片测试机基于高性能低功耗 CPU处理器及强大的信号处理器FPGA来实现完成。进一步的，所述的上位测试服务机中配置有RS232、USB、RJ45以太网等接口，所述的CPU控制模块板通过RS232、USB、RJ45以太网接口中的一种与上位测试服务机连接。进一步的，所述的CPU控制模块板除设计有与上位测试服务机的RS232、USB、RJ45 以太网接口等连接器，同时还设计有与FPGA信号处理总线模块板连接器，还设计有用于测试过程控制的CPU微处理器，用于数据程序存储与程序运行的存储设备。除此，为了适应可扩展四个测试通道板(最大48测试通道)的要求，需要提升CPU微处理器对测试通道连接总线的驱动能力，因此CPU控制模块板还设计有用于提升总线驱动能力的总线驱动器。所述的集成电路芯片测试机，其FPGA信号处理总线模块板上FPGA模块是测试信号及波形产生的主要器件。进一步的，所述的集成电路芯片测试机，其FPGA信号处理总线模块板上设计有一组用于与CPU控制模块板连接的连接器；用于与测试通道模块板连接的连接器。进一步的，所述的集成电路芯片测试机，其FPGA信号处理总线模块板上还设计有用于系统电源过压过流的保护电路，除此，用于集成电路芯片测试的测试波形发生及控制模块FPGA，也是整个集成电路芯片测试机的核心部分。所述的集成电路芯片测试机由一个AC-DC整机型开关电源、一个FPGA信号处理总线模块板、一个CPU控制模块板和测试通道模块板构成。其中，所述AC-DC整机型开关电源将外部交流电转换成给系统供电的直流电源，并通过FPGA信号处理总线模块板上的电源连接件给整个测试机供电。本专利技术具体测试过程如下测试文件向量文件编写好之后，须经过上位机的格式转化软件生成硬件能识别的下载文件，称之为测试文件。数字IC的功能测试通过测试文件产生测试信号的逻辑，通过测试通道设置规定测试信号频率、电平、 处置、波形模式、脉宽等其他波形控制要素，测试向量和测试通道功能设置相结合，生成测试信号。结果比对用于测试波形生成的测试文件存储于存储器1中，而对于测试过程中检测的结果文件存储于存储器2中，存储器1中的测试文件包含着测试期望结果，因此通过算法对存储器1的测试文件和存储器2中的结果文件进行比对即可分析出测试结果。本专利技术的工作原理是本专利技术将测试集成电路所需的全部资源整合起来，集成在一台设备内。通过功能强大的测试管理软件来管理这些资源。提供方便灵活的人家交互界面，在测试管理软件的控制下，用户可进行测试通道的分配和使用，集中测试通道参数的设置与查看，实现集成电路的功能测试，并还能够使用其本身自己的系统检测程序对测试通道、测试文件存储RAM进行检测。本专利技术采用自定义的数据总线，各个功能模块板采用各自的电气和机械接口，不同的模块板可以在总线槽上插放，CPU控制模块板只能插放到CPU控制模块板插槽内，测试通道模块板可以在四个测试通道插槽内内人插放，CPU控制模块板与测试通道模块板不能混插。本专利技术采用简单方便单一的待测集成电路接口，用户只需简单的连接线(测试机自提供)就可将测试机与用户待测集成电路接口装置相连接。降低系统的运行成本，提高了信号的稳定性，提高机台的平均无故障时间。同时减少了设备的维护费用，获得更低的测试成本，和快捷方便的测试实施。附图说明图1系统功能框图图2系统结构框图图3CPU控制模块板框图图4信号处理模块板框图图5信号处理模块结构图图6测试通道板模块框图具体实施方式本专利技术的目的之一就是在提供一种成本低廉操作方便的自动化小型数字集成电路整机测试系统装置及其方法，实现对小型数字集成电路的功能测试，。测试系统由一个上位测试服务机和数字集成电路芯片测试机组成，上位测试服务机执行测试向量文件转换软件，并同时作为数字集成电路芯片测试机的终端；数字集成电路芯片测试机基于CPU处理器及信号处理器FPGA来实现，由AC-DC整机型开关电源、FPGA 信号处理总线模块、CPU控制模块和测试通道模块构成；其中上位测试服务机中配置有接口，数字集成电路芯片测试机通过接口与上位测试服务机连接；AC-DC整机型开关电源将测试系统外部交流电转换成给测试系统供电的直流电源，并通过FPGA信号处理总线模块给整个测试系统供电；CPU控制模块板通过连接器与上位测试服务机以及与FPGA信号处理总线模块进行连接，包括测试过程控制的CPU微处理器，用于数据程序存储与程序运行的存储单元，用于提升总线驱动能力的总线驱动器；FPGA信号处理总线模块通过连接器与CPU控制模块以及测试通道模块连接，包括用于系统电源过压过流的保护电路以及用于集成电路芯片测试的测试波形发生及控制模块FPGA，FPGA信号处理总线模块通过测试向量产生测试激励信号并对测试返回进行采样、 存储；所述的测试通道模块对被测芯片IO和被测芯片IO返回结果进行比较；该测试系统的具体步骤如下(1)向量文件编写好之后，上位测试服务机执行测试向量文件转换软件，将向量文件转化成用于数字集成电路芯片测试机的测试文件，并将转化好的测试文件传输至数字集成电路芯片测试机的存储单元中；(2)连接好被测芯片，通过上位测试服务机进行测试通道参数设置，通过测试文件产本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：边海波，张华庆，李焕春，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。