一种集成电路系统测试装置制造方法及图纸

本实用新型专利技术涉及一种集成电路系统测试装置，使用时与计算机和机台相连接，包含数字信号调制发生模块、数字模拟转换模块、模拟数字转换模块和接收比较模块，可实现三个以上芯片同时测试。所述调制发生模块产生调制信号，经过数模转换后传输给被测芯片，接收被测芯片输出的视频信号，经模数转换后进行斜率比较，根据斜率比较的结果判断视频是否有马赛克现象，给出芯片测试结果。本实用新型专利技术所采用的装置，和传统的测试装置相比，降低了测试成本，加快产品上市时间，而且覆盖率高，逃逸率低，可在低端机台实现数字音视频芯片的量产测试。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于集成电路测试领域，特别涉及一种集成电路系统测试装置。
技术介绍
集成电路的测试，特别是包含音视频功能的视频SoC(片上系统)芯片的系统级测 试是一项复杂的工作，音视频集成电路芯片的各个功能模块含有逻辑信号、混合信号、存储 器等结构，有些芯片还包含了 RF结构，使系统级测试变得更加复杂困难。如果对不同功能的各个功能模块进行多次通过式测试，一方面测试速度缓慢，测 试效率低下，很容易造成芯片损坏；另一方面测试成本将过于昂贵。在目前市场上的多数集成电路封测厂中，普通机台均无法满足音视频片上系统 (SoC)集成电路芯片的系统级测试要求，而配置更高的机台，对封测厂的选择提出了更高要 求，直接造成芯片测试成本和芯片价格的上升。为了克服以上不足之处，本专利技术提出一种集成电路系统测试装置。
技术实现思路
本专利技术提出的一种集成电路系统测试装置，该装置使用时与计算机和机台相连 接，包含数字信号调制发生模块、数字模拟转换模块、模拟数字转换模块和接收比较模块。其中，所述数字信号调制发生模块包含现场可编程门阵列和电可擦写非易失性存 储器，所述现场可编程门阵列包含接口模块、控制模块和存储器接口模块；所述现场可编程门阵列通过所述接口模块、控制模块，以数据传输协议和计算机 通讯传输数据，再通过存储器接口模块和电可擦写非易失性存储器通讯，把计算机上的数 据下载到电可擦写非易失性存储器中。其中，所述数字模拟转换模块，通过存储器接口模块把存储在现场可编程门阵列 的电可擦写非易失性存储器中的数据读取出来，通过数字模拟转换器进行数模转换，产生 模拟输出，生成需要的模拟调制信号；其中，所述模拟数字转换模块，包含滤波电路和模拟数字转换器，从被测芯片输出 的视频信号，通过模拟数字转换模块转换为数字信号，发送给接收比较模块；其中，所述接收比较模块，也具有现场可编程门阵列，将模拟数字转换模块输出的 各路视频的RGB信号，分别进行斜率比较；所述接收比较模块在进行斜率比较时，如果发现对应的斜率发生突变，则认为有 视频马赛克；如果在过去的N帧(N为可自由设置的任意自然数)中无马赛克，则认为比较 通过；接收比较模块发出使能信号，通过接口模块输出到电脑，由电脑控制输出通过/失败 的结果到机台，机台根据接收到的指令把测试芯片归类；所述接收比较模块，为了避免在黑电平期间，斜率为0的情况误认为正常情况，在 叠加了亮度信号的G路上，加入黑电平检测，如果采样值不高于设定值，则认为处在黑电平 期间；一种集成电路系统测试装置对应的测试方法，包括以下步骤Si.数字信号调制发生模块接收计算机传输的数据，存储到电可擦写非易失性存储器中，机台发送复位信号给现场可编程门阵列，使本专利技术测试装置和被测芯片一起复位清零；S2.现场可编程门阵列从电可擦写非易失性存储器中读取数据，送到数字模拟转 换模块，数字模拟转换模块根据时钟信号生成相应的模拟调试信号，传送给被测芯片，被测 芯片执行解调解码；S3.被测芯片解调解码后输出视频信号，传输到模拟数字转换模块，现场可编程门 阵列产生时钟信号给模拟数字转换模块，控制模拟数字转换模块把视频信号转换成数字信 号，然后传输给现场可编程门阵列，现场可编程门阵列做出斜率比较；S4.在进行斜率比较时，如果发现对应的斜率发生突变，则认为有视频马赛克；如 果在过去的N帧(N为可自由设置的任意自然数)中无马赛克，则认为比较通过；接收比较 模块发出使能信号，通过接口模块输出到计算机，由计算机控制输出通过/失败的结果到 机台，机台根据接收到的指令把被测试芯片归类。所述测试方法，为了避免在黑电平期间，斜率为0的情况误认为正常情况，在叠加 了亮度信号的G路上加入黑电平检测如果采样值不高于设定值，则认为处在黑电平期间。所述测试方法，现场可编程门阵列满足同时处理三路以上模数转换输出的能力， 可以同时测试三路以上视频SoC芯片。本专利技术解决了在低端测试机台实现数字音视频SoC芯片量产的系统级测试需求， 其有益效果是对机台要求低，加装了本装置的业界普遍机台都可以满足要求；同测性好， 可以满足三个以上芯片同时测试；调试方便，覆盖率高，满足产品质量体系要求，测试成本 低。附图说明图1为采用本专利技术方法的装置实现多个芯片同时测试的系统结构图；图2为本专利技术装置中数字信号调制发生模块的结构和连接图；图3为本专利技术装置中模拟数字转换模块的结构和连接图；图4为本专利技术装置中数字信号调制发生模块的结构和连接的一个具体实施例的 结构和连接框图；图5为本专利技术装置中模拟数字转换模块一个实施例的结构框图；图6为本专利技术装置中接收比较模块一个实施例的结构框图；图7为本专利技术方法的流程具体实施方式以下结合附图和具体实施例，对本专利技术进行具体说明。采用本专利技术方法的装置实现多个芯片同时测试的系统结构图如图1所示。本专利技术 的集成电路系统测试装置与计算机和机台相连接，包含数字信号调制发生模块(30)、数字 模拟转换模块(31)、模拟数字转换模块(32)、和接收比较模块(33)。各模块间的连接方式 见图2和图3。其中，数字信号调制发生模块(30)，如图4所示，包括了 FPGA(301)和 Flash (302)，所述FPGA内部集成有EPP通信(增强并行)接口、EPP控制模块和Flash接 Π ；先在计算机上用算法生成数据，FPGA通过内部集成的EPP接口，EPP控制模块，以 EPP协议和电脑通讯传输数据，再通过内部集成的flash接口和flash通讯，把数据下载到 Flash中，其优点在于不同的调制信号可以生成不同的数据，所以开放性结构可满足不同 SoC芯片测试要求。数字模拟转换模块(31)，如图4所示，包含了数字模拟转换芯片(310)。FPGA通过 flash接口，把存储在flash中的数据读取出来，再进行插值运算，共一路时钟，20路数据， 21根信号线连到DAC芯片，通过DAC生成需要的模拟调制信号。模拟数字转换模块(32)，如图5所示，包含了模拟数字转换芯片(320)和滤波电 路，芯片输出视频RGB三路信号，通过ADC芯片转化为数字信号，发送给FPGA ；接收比较模块(33)，如图6所示，包含了 FPGA和flash，FPGA抓取ADC芯片输出 的数字信号，利用其内部集成的视频比较模块进行斜率比较，其比较方法如下将输入的4 路模数转换信号，共12路RGB信号，分别进行斜率比较；斜率比较以8个点为一个比较单 位，如果发现对应的斜率发生突变，则认为有马赛克；为了避免在黑电平期间，斜率为0的 情况误认为正常情况，在叠加了亮度信号的G路上，加入黑电平检测，如果采样值不高于设 定值，则认为处在黑电平期间比较模块在复位后总共比较255帧图像；如果在过去的5帧中 无马赛克，则认为比较通过.比较模块的使能通过EPP总线，由PC控制.输出Pass/Fail 的结果到机台，机台根据接收到的指令把芯片归类。本实施例中FPGA满足同时处理4个ADC输出的能力，所以可以4台同测。采用本专利技术测试装置的测试方法，如图7所示，具体步骤如下Si.所述数字信号发生模块(30)中的现场可编程门阵列FPGA(301)接收计算机传 输的数据，存储到Flash (302)中，机台发送复位信号给FPGA (301)，使外挂装置和芯片一起复位清零。S2.本文档来自技高网...

【技术保护点】
一种集成电路系统测试装置，使用时与计算机和机台相连接，其特征在于：包含数字信号调制发生模块、数字模拟转换模块、模拟数字转换模块和接收比较模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：裘可庆，卓秉忠，江辉平，陈争胜，黄智杰，
申请(专利权)人：杭州国芯科技股份有限公司，
类型：实用新型
国别省市：86[中国|杭州]