【技术实现步骤摘要】
本专利技术属于电路硬件，涉及一种具有diseqc命令解调功能的电路。
技术介绍
1、芯片是大规模集成电路，其中包含大量的数字模拟模块单元，但是芯片io口电平的电压都比较固定(电压值大多为1.8/2.5/3.3v的电平，以3.3v电压值居多)，如果跟小信号或电压比较低的信号通讯，比如diseqc信号传输幅度是650mv±250mv，频率是22khz的载波信号，这就需要将其转换成芯片io能够识别的cmos电平。芯片行业也提供diseqc功能模块的ip，但是价格昂贵，特别现在集成芯片紧缺昂贵，成本要求比较高的情况下用三极管\电阻\二极管这种简单的分立元件设计的解调模块电路是非常可取的，此电路也能很方便的集成到芯片内部，这样外围器件更少成本更低。
技术实现思路
1、本专利技术的目的是针对通用数字芯片，提供一种具有diseqc命令解调功能的电路，将diseqc信号转换成芯片io能够识别的cmos电平功能。
2、本专利技术包括解调电路、放大电路和匹配电路。
3、解调电路包括一个nmos管、一个肖特基二极管、四个电阻和三个电容。第一电阻r1的一端与第一nmos管q1的集电极连接，作为整体电路输出端diseqc_in，连接集成电路的io口。第二电阻r2的一端和第一电容c1的一端与第一nmos管q1的基极连接，第一nmos管q1的发射极和第一电容c1的另一端接地。第一电阻r1的另一端、第三电阻r3的一端和第二电容c2的一端连接后接+3.3v电源，第二电容c2的另一端接地。第三
4、放大电路包括一个nmos管、一个电容和三个电阻。第五电阻r5的一端与第二nmos管q2的集电极连接后接肖特基二极管d的正极，第六电阻r6的一端接第二nmos管q2的基极，第五电阻r5的另一端、第七电阻r7的一端和第四电容c4的一端连接后接+3.3v电源，第二nmos管q2的发射极和第四电容c4的另一端接地，第六电阻r6的另一端和第七电阻r7的另一端连接，作为信号输入端。
5、匹配电路包括一个电阻、一个电容和一个电感，第八电阻r8、第五电容c5和电感l并联后的一端通过隔直电容c连接信号输入端，并联后的另一端作为整体电路输入端for_lnb，连接diseqc设备。
6、本专利技术能够将22k的diseqc载波信号解调为标准cmos电平，上位机cpu通过检测不同宽度的cmos电平来判断“0”和“1”，完成命令解析。本专利技术采用三极管\电阻\二极管简单的分立元件，电路能够很方便的集成到芯片内部，减少外围器件数量和成本。
本文档来自技高网...【技术保护点】
1.具有DiSEqC命令解调功能的电路，其特征在于：
【技术特征摘要】
1.具有diseqc命令解...
【专利技术属性】
技术研发人员：郭小伟，沈俊杰，吴昊，
申请(专利权)人：杭州国芯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。