多层电路板的制作方法技术

本发明专利技术提供一种多层电路板的制作方法，包括步骤：提供包括基底及线路层的电路基板，线路层具有组装区与压合区；在组装区形成第一防焊层；将保护胶片贴合于第一防焊层；将第一铜箔和具有第一开口的第一胶粘片压合于电路基板，并使保护胶片位于第一开口中；将第一铜箔形成具有与保护胶片对应的第一窗口的第一线路图形；将第二胶粘片和第二铜箔压合于第一线路图形；将第二铜箔形成具有与保护胶片的边界对应的第二窗口的第二线路图形；在第二线路图形上形成第二防焊层；在第二胶粘片中形成与保护胶片对应的第二开口，第二窗口、第二开口、第一窗口及第一开口共同构成一个凹槽，并暴露出保护胶片；去除保护胶片，从而制成具有凹槽的多层电路板。

【技术实现步骤摘要】

本专利技术涉及电路板的制作技术，尤其涉及一种具有凹槽的。
技术介绍
随着科学技术的进步，印刷电路板在电子产品得到的广泛的应用。关于电路板的Takahashi, A. Ooki, N. Nagai, Α. Akahoshi, H. Mukoh, Α. Wajima, Μ. Res. Lab, High density multilayer printed circuit board for HITAC M-880, IEEE Trans, on Components, Packaging, and Manufacturing Technology,1992,15(4) :418_425。随着电子产品小型化的要求，对于印刷电路板也提出了挑战。目前的一种技术趋势是将电子元器件埋置于多层电路板内，以使构装于多层电路板的电子元器件不占用电子产品内的空间。这种方法需要预先在多层电路板内形成一个凹槽，在凹槽底部设置线路，再将电子元器件组装在凹槽内，并与凹槽底部的线路电连接。然而，在制作多层电路板的过程中，凹槽内容易进入各种药水，从而可能造成凹槽底部线路的破损，最后影响电子元器件的组装。因此，有必要提供一种具有较高良率的多层印刷电路板的制作方法。
技术实现思路
以下将以实施例说明一种。一种，包括步骤提供一个电路基板，所述电路基板包括基底及形成于基底表面的线路层，所述线路层具有相邻接的组装区与压合区；在线路层的组装区形成第一防焊层；将保护胶片贴合于第一防焊层表面；提供第一胶粘片和第一铜箔， 所述第一胶粘片具有与保护胶片对应的第一开口，将第一胶粘片和第一铜箔压合于电路基板，并使保护胶片位于第一开口中；将第一铜箔形成第一线路图形，所述第一线路图形具有与保护胶片对应的第一窗口 ；提供第二胶粘片和第二铜箔，并将第二胶粘片和第二铜箔压合于电路基板，所述第二胶粘片位于第一线路图形与第二铜箔之间；将第二铜箔形成第二线路图形，所述第二线路图形具有第二窗口，所述第二窗口与保护胶片的边界对应；在第二线路图形表面形成第二防焊层；从第二窗口在第二胶粘片中形成与保护胶片对应的第二开口，从而暴露出保护胶片，所述第二窗口、第二开口、第一窗口及第一开口依次连通，共同构成一个凹槽；以及去除保护胶片，从而制成一个具有凹槽的多层电路板。本技术方案的具有如下优点首先，在压合第一胶粘片、 第一铜箔、第二胶粘片和第二铜箔的过程中，在组装区的第一防焊层表面形成保护胶片，如此，可以保护组装区的线路层，避免组装区的线路层受到损伤；其次，先在第一胶粘片中形成了与保护胶片对应的开口，再压合第一胶粘片，如此，则避免了保护胶片造成压合后第一铜箔表面凹凸不平的现象，使得压合之后的第一铜箔表面非常平整，有利于蚀刻形成精确的第一线路图形；再次，由于铜材料的去除较为不易，而胶粘片较为柔软，其材料的去除较为容易，本技术方案中，在将第一铜箔和第二铜箔形成线路图形的过程中，形成了与保护胶片对应的第一窗口和第二窗口，从而，使得保护胶片上方仅有第二胶粘片的材料需要去除， 如此，可以很容易地形成第二开口，从而暴露出保护胶片，以方便保护胶片的去除；最后，本技术方案采用在形成线路图形的过程中形成第一窗口和第二窗口，而不需额外增加步骤， 也就是说，本技术方案的制作具有凹槽的多层电路板的方法步骤较为简单，制程时间较短， 量产时可具有较高产量和良率。附图说明图1为本技术方案实施例提供的电路基板的示意图。图2为本技术方案实施例提供的在电路基板上形成第一防焊层的示意图。图3为本技术方案实施例提供的在电路基板上形成保护胶层的示意图。图4为本技术方案实施例提供的在电路基板上形成保护胶片的示意图。图5为本技术方案实施例提供的在电路基板上压合第一胶粘片和第一铜箔的示意图。图6为本技术方案实施例提供的将第一铜箔形成第一线路图形的示意图。图7为本技术方案实施例提供的在电路基板上压合第二胶粘片和第二铜箔的示意图。图8为本技术方案实施例提供的将第二铜箔形成第二线路图形的示意图。图9为本技术方案实施例提供的在电路基板上形成第二防焊层的示意图。图10为本技术方案实施例提供的电路基板暴露出保护胶片后的示意图。图11为本技术方案实施例提供的在电路基板的凹槽构装一个电子元器件后的示意图。主要元件符号说明电路基板10基底11线路层12第一绝缘层111第一导电层112第二绝缘层113第二导电层114第三绝缘层115第三导电层116第一埋导孔101第一盲导孔102第二盲导孔103组装区121压合区122导电线路1211导电端子1212第—-防焊层13第三防焊层19保护胶片20保护胶层21环形开口210第— 胶粘片14第—-铜箔15第—-开口140第—-线路图形151第—-窗口150第三盲导孔104第二胶粘片16第二铜箔17第二线路图形171第二窗口170第匹I盲导孔105第二导通孔106第二防焊层18第二开口160凹楣100电子元器件30导电接点31焊球32封装材料33多层电路板IOa多层电路板结构IOb具体实施例方式下面将结合附图及实施例，对本技术方案提供的作进一步的详细说明。本技术方案实施例提供的包括以下步骤第一步，请参阅图1，提供一个电路基板10。所述电路基板10包括基底11和线路层12。所述基底11可以为单面板、双面板或者多层板。在本实施例中，电路基板10为四层板，基底11为三层板。基底11包括依次设置的第一绝缘层111、第一导电层112、第二绝缘层113、第二导电层114、第三绝缘层115及第三导电层116。所述第一导电层112、第二导电层114及第三导电层116均由导电材料如铜制成，且均已形成导电线路图形。所述第一绝缘层111、第二绝缘层113及第三绝缘层115均由绝缘材料制成，例如环氧树脂、聚酰亚胺等。所述第二绝缘层113位于第一导电层112和第二导电层114之间。所述第一导电层 112和第二导电层114通过设置在第二绝缘层113内的至少一个第一埋导孔101实现相互电连接，所述至少一个第一埋导孔101内还填充有塞孔树脂。所述第三绝缘层115位于第二导电层114和第三导电层116之间。所述第二导电层114和第三导电层116通过设置在第三绝缘层115内的至少一个第一盲导孔102实现相互电连接。所述线路层12形成于第一绝缘层111的表面，也就是说，第一绝缘层111位于第一导电层112和线路层12之间。线路层12也可由铜箔制成，且也形成有导电线路图形。 线路层12通过设置在第一绝缘层111内的至少一个第二盲导孔103和第一导电层112电连接。所述线路层12具有相邻的组装区121和压合区122。所述组装区121和压合区122 均分布有线路层12的导电线路图形。所述组装区121的导电线路图形包括至少一条导电线路1211和至少一个导电端子1212，所述至少一个导电端子1212用于构装一个电子元器件。在本实施例中，所述压合区122环绕邻接在组装区121周围。第二步，请参阅图2，通过印刷或喷涂的方法在线路层12的组装区121形成第一防焊层13，所述第一防焊层13覆盖组装区121的至少一条导电线路1211，并暴露出至少一个导电端子1212。另外，第一防焊层13还可以覆盖部分位于组装区121周围的压合区122。 也就是说，第一防焊层13的本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡雪钧，
申请(专利权)人：富葵精密组件深圳有限公司，臻鼎科技股份有限公司，
类型：发明
国别省市：