一种预防在双应力氮化硅工艺中光阻失效的方法技术

本发明专利技术公开了一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极、漏极上沉积一层薄氧化物层，其中，包括以下步骤：在第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除氮化硅薄膜层表面游离的氮元素。在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀。本发明专利技术利用含氧气体去除氮化硅薄膜中游离的氮元素，从而避免因此而造成的对后续光刻工艺中光阻失效现象的发生。

【技术实现步骤摘要】

本专利技术涉及一种集成电路制造领域，尤其涉及。
技术介绍
随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PM0S上面淀积高拉和高压应力氮化硅作为通孔刻蚀停 lhM (Contact Etch Stop Layer，CESL)。尤其是在65nm制程以下，为了同时提高N/PM0S的电迁移率，有时需要同时淀积高拉和高压应力氮化硅于不同的MOS上，这种技术称之为双应力层技术(Dual Stress Layer, DSL)。当采用DSL技术时，需要利用选择性刻蚀技术将位于PMOS上面的高拉应力氮化硅、 以及NMOS上面的高压应力氮化硅去除。但是由于光阻对于氮化硅薄膜中游离的N元素比较敏感，容易失效而导致光阻曝光效率下降，容易产生光阻残余等缺陷，最终导致光阻定义出的尺寸不一致而使得工艺达不到要求。
技术实现思路
针对上述存在的问题，本专利技术的目的是提供。本专利技术的目的是通过下述技术方案实现的，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极、漏极上沉积一层薄氧化物层，其中，包括以下步骤在第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层； 在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除氮化硅薄膜层表面游离的氮元素。在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀；上述的，其中，所述第一半导体器件为PMOS器件，所述第二半导体为NMOS器件。上述的，其中，在所述第一半导体器件上沉积的所述氮化硅薄膜层为高压应力氮化硅薄膜层。上述的，其中，在所述第二半导体器件上沉积的所述氮化硅薄膜层为高拉应力氮化硅薄膜层。上述的，其中，所述反应腔室的温度为 300°c -500°c。上述的，其中，所述反应腔室内的压强为 30torr-100torr。上述的，其中，所述含氧气体为臭氧。与已有技术相比，本专利技术的有益效果在于通过在反应腔室通入含氧气体，并在一定的条件下，使得含氧气体在氮化硅薄膜表面发生反应，含氧气体中的活性氧原子与氮化硅薄膜中发生反应，去除了氮化硅薄膜中游离的N元素，是的氮化硅薄膜成为一种性质接近与二氧化硅的薄膜，这样，既能够通过利用双应力氮化硅薄膜大大提高半导体器件的载流子的迁移率，又能够去除氮化硅薄膜中的游离氮元素，从而避免因此而造成的对后续光刻工艺中光阻失效现象的发生。附图说明图1A-1E是本专利技术的的流程示意图。具体实施例方式下面结合原理图和具体操作实施例对本专利技术作进一步说明。如图1所示，本专利技术的，其中，包括以下步骤如图IA所示，在一衬底1上形成有多个第一、第二半导体器件，并且分别在所述第一半导体器件2的栅极及其源极、漏极上沉积一层薄氧化物层41 (仅在栅极上进行标示)和第二半导体器件3的栅极及其源极、漏极上沉积一层薄氧化物层42 (仅在栅极上进行标示)。其中，第一半导体器件2为一 PMOS器件，第二半导体器件3为一 NMOS器件。如图IB所示，在第一半导体器件2即PMOS器件的薄氧化层41上沉积一层高压应力氮化硅薄膜层51，在第二半导体器件3即NMOS器件的薄氧化层42上及其衬底1上沉积一层高拉应力氮化硅薄膜层52。在此步骤中，通过在不同类型的半导体器件上沉积不同应力的氮化硅薄膜，从而提高相应的半导体期间的迁移率，即通过在P型半导体器件上沉积压应力氮化硅薄膜，提高其空穴的迁移率，而通过在N型半导体器件上沉积拉应力氮化硅薄膜，从而能够提高电子的迁移率。如图IC所示，在反应腔室内通入含氧气体6进行处理，并在高温环境下，通过含氧气体在氮化硅薄膜51、氮化硅薄膜52的表面发生反应，去除氮化硅薄膜层51和氮化硅薄膜 52表面的氮离子。在此步骤中，通过在反应腔室内通入一定量的含氧气体，例如 10000sccm-20000sccm的臭氧，并且对反应腔室设置一定的处理条件，例如，温度在 3000C -5000C，压强在30-100torr，反应时间为k_100s等条件下，臭氧与氮化硅发生反应，其中一部分氧离子与硅离子结合生成二氧化硅，而另一部分氧离子与氮离子发生结合形成氮氧化物。通过此种结合，可以防止由于光阻接触到多余的氮离子而产生的失效现象。如图ID所示，在氮化硅薄膜层51和52的表面覆盖一层光刻胶71、72，并进行曝光、显影。如图IE所示，先去除光刻胶71，在氮化硅薄膜层51的表面继续进行刻蚀；在步骤中，通过臭氧处理后的氮化硅薄膜，减少了氮离子对光刻胶71的影响，从而可以很好的实现光刻胶的功能的同时，也能够很容易的完全去除光刻71。以上对本专利技术的具体实施例进行了详细描述，但本专利技术并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该进行的等同修改和替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精神和范围下所作出的均等变换和修改， 都应涵盖在本专利技术的范围内。权利要求1.，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极沉积一层薄氧化物层，其特征在于，包括以下步骤在所述第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除所述氮化硅薄膜层表面游离的氮元素；在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀。2.根据权利要求1所述的，其特征在于，所述第一半导体器件为PMOS器件，所述第二半导体为NMOS器件。3.根据权利要求1所述的，其特征在于，在所述第二半导体器件上沉积的氮化物薄膜层为高拉应力氮化硅薄膜层。4.根据权利要求1所述的，其特征在于，所述反应腔室的温度为300°C -500°C。5.根据权利要求1所述的，其特征在于，所述反应腔室内的压强为30torr-100torr。6.根据权利要求1所述的，其特征在于，所述含氧气体为臭氧。全文摘要本专利技术公开了，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极、漏极上沉积一层薄氧化物层，其中，包括以下步骤在第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除氮化硅薄膜层表面游离的氮元素。在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀。本专利技术利用含氧气体去除氮化硅薄膜中游离的氮元素，从而避免因此而造成的对后续光刻工艺中光阻失效现象的发生。文档编号H01L21/3105GK102456565SQ201110250280公开日2012年5月16日 申请日期2011年8月29日 优先权日2011年8月29日专利技术者张文广, 徐强, 郑春生, 陈玉文 申请人:上海华力微电子有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：徐强，张文广，郑春生，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：