一种浅沟槽隔离结构形成方法，包括：提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；其特征在于，还包括：在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；平坦化所述介质层直至暴露出刻蚀停止层。本发明专利技术形成的浅沟槽具有位于中心区域与位于边缘区域的浅沟槽高度差小的优点。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，特别涉及一种。
技术介绍
随着半导体工艺进入深亚微米时代，0. 18微米以下的元件例如FLASH(闪存)、 LOGIC(逻辑器件)、或者CMOS集成电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括在依次形成有衬垫氧化层和刻蚀停止层的衬底内形成贯穿所述衬垫氧化层和刻蚀停止层的浅沟槽，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在刻蚀停止层表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing, CMP)处理所述介质层，去除衬垫氧化层和刻蚀停止层。但是，随着半导体工艺的进一步发展，浅沟槽隔离结构通常需要形成在尺寸较大的衬底的多个位置，例如在300mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构，或者在450mm的晶圆的衬底的边缘位置和/或中间位置形成多个浅沟槽隔离结构。如图1所示，包括形成在所述衬底100边缘区域I的浅沟槽隔离结构102和形成在中心区域II的浅沟槽隔离结构102。由于衬底的面积较大且半导体工艺的缺陷，使得形成在边缘区域I的浅沟槽隔离结构102与形成在中心区域II的浅沟槽隔离结构102高度不一致，从而使得后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。
技术实现思路
本专利技术解决的问题是形成边缘区域与中心区域高度差较小的浅沟槽隔离结构。为解决上述问题，本专利技术提供一种，包括提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；平坦化所述介质层直至暴露出刻蚀停止层。与现有技术相比，本专利技术具有以下优点通过形成与所述刻蚀停止层的厚度差与互补的衬垫氧化层，使得后续形成的刻蚀停止层具有平坦的表面，在平坦化介质层工艺中， 形成位于中心区域厚度与位于边缘区域厚度差较小的浅沟槽隔离结构，同时，本专利技术形成的衬垫氧化层比较致密，与后续形成在其表面的刻蚀停止层应力较小。附图说明3图1是现有形成的浅沟槽隔离结构示意图；图2至图5为现有形成的浅沟槽隔离结构过程示意图；图6为本专利技术流程示意图；图7至图13为本专利技术流程示意图。具体实施例方式由
技术介绍
可知，随着半导体工艺的发展，在较大的半导体衬底(300mm或者 450mm)上形成浅沟槽隔离结构时，位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致，从而导致后续在浅沟槽隔离结构之间的有源区形成半导体器件时，形成的半导体器件工艺窗口狭窄，且容易形成性能低下的半导体器件。为此，本专利技术的专利技术人经过对现有工艺形成浅沟槽隔离结构进行仔细的研究，通过大量的实验发现造成位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致的原因为现有工艺通常采用氮化硅作为刻蚀停止层，而形成氮化硅刻蚀停止层的工艺为低压化学气相沉积(LPCVD)工艺，由于低压化学气相沉积工艺的限制，位于半导体衬底边缘区域I的刻蚀停止层与中心区域II的刻蚀停止层具有厚度差异，上述刻蚀停止层具有厚度差异导致位于边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。具体地，请参考图2，在有衬垫氧化层110的半导体衬底110上形成刻蚀停止层 120，由于半导体沉积工艺限制，位于衬底边缘区域I的刻蚀停止层120与中心区域II的刻蚀停止层120具有厚度差异。请参考图3，形成贯穿所述衬垫氧化层110和刻蚀停止层120的浅沟槽101。具体工艺可以选用现有的浅沟槽形成，例如在刻蚀停止层120上形成与浅沟槽101对应的光刻胶图形，以所述光刻胶图形为掩膜，刻蚀衬垫氧化层110、刻蚀停止层120和衬底100，形成浅沟槽101。请参考图4，形成填充满所述浅沟槽101的介质层130后，采用化学机械抛光工艺去除介质层130直至暴露出刻蚀停止层120。需要说明的是，在现有的化学机械抛光工艺去除中，并不是一探测到刻蚀停止层120就立刻停止化学机械抛光，通常会在探测到刻蚀停止层120进行一定的过抛光，直至在中心区域II也探测到刻蚀停止层120，以保证须去除的介质层130完全去除。请参考图5，去除刻蚀停止层120和衬垫氧化层110，形成浅沟槽隔离结构。刻蚀停止层具有厚度差异导致位于半导体衬底边缘区域I的浅沟槽隔离结构和中心区域II的浅沟槽隔离结构高度不一致。在经过对现有工艺形成浅沟槽隔离结构进行仔细的研究的基础上，本专利技术的专利技术人提出一种，请参考图6，图6为本专利技术的流程示意图，包括步骤S101，提供半导体衬底，所述半导体衬底具有边缘区域和中心区域；步骤S102，在所述半导体衬底表面形成衬垫氧化层，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差；步骤S103，在所述衬垫氧化层表面形成刻蚀停止层，位于中心区域与位于边缘区域的所述刻蚀停止层的厚度差与位于中心区域与位于边缘区域的衬垫氧化层的厚度差互补；步骤S104，形成位于衬底内且贯穿所述刻蚀停止层、所述衬垫氧化层的浅沟槽；步骤S105，形成位于所述刻蚀停止层表面且填充满所述浅沟槽的介质层；步骤S106，平坦化所述介质层直至暴露出刻蚀停止层；步骤S107，去除所述刻蚀停止层和所述衬垫氧化层。下面结合具体的实施例对本专利技术的技术方案进行详细的说明。首先，请参考图7，提供半导体衬底200。所述半导体衬底200用于为后续工艺提供平台，所述半导体衬底200可以选自N 型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底200为300mm硅片或者450mm硅片；所述半导体衬底200具有边缘区域I和中间区域II，所述边缘区域I为从衬底外沿至1/3衬底直径处的区域；中间区域II从衬底中心至1/3衬底直径处的区域。需要说明的是，所述边缘区域I与中间区域II可以相邻也可以有其他区域存在。请参考图8，在所述半导体衬底200表面形成衬垫氧化层210，位于中心区域I与位于边缘区域II的衬垫氧化层210具有厚度差。所述衬垫氧化层210材料选自氧化硅，所述衬垫氧化层210为后续形成的刻蚀停止层提供缓冲层，具体地说，刻蚀停止层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在半导体衬底200和刻蚀停止层之间，避免了直接在半导体衬底200上形成刻蚀停止层会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀步骤中的刻蚀停止层。现有的衬垫氧化层通常为热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。采用上述的工艺形成的衬垫氧化层通常均一性比较好，位于中心区域与位于边缘区域的所述衬垫氧化层具有厚度差非常小，以致无法与刻蚀停止层的中心区域与位于边缘区域的厚度本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：李亮，何永根，涂火金，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。