本发明专利技术涉及一种掺杂阱的制作方法，其特征在于：提供半导体衬底，在半导体衬底上形成带有图案的光刻胶层；以光刻胶层为掩膜，向半导体衬底中进行第一次离子注入，形成第一阱；在光刻胶层上表面、与图案对应的半导体衬底和图案的内侧形成侧壁材料层，通过刻蚀去除覆盖在光刻胶层的上表面和与图案对应的半导体衬底上的侧壁材料层，以在图案的内侧形成侧壁层；以光刻胶层和侧壁层为掩膜，向半导体衬底中进行第二次离子注入，形成第二阱，第二阱的深度大于第一阱的深度；去除光刻胶层和侧壁层。本发明专利技术制作的掺杂阱呈离子深度梯度分布的形式，它具有增大结电容、电阻，提高抗击穿能力，并可以减小漏电流的产生的优点。本发明专利技术可广泛应用于半导体器件的制作工艺中。
【技术实现步骤摘要】
本专利技术涉及半导体制造工艺，特别涉及一种掺杂阱的制作方法。
技术介绍
随着半导体技术的不断发展，半导体器件的集成化程度也越来越高，因此，对于半导体器件的关键尺寸的要求也越来越高。在对半导体器件的关键尺寸进行控制的同时，为了优化结深和减少漏电的原因，对半导体器件之间的接触面积也有所要求。例如现有制作图像传感器的光电二极管掺杂阱的过程中，将掺杂阱做成离子深度分布梯度，以增加半导体器件与衬底间的接触面积，即PN结面积，进而使结电容增大、电阻增大，提高抗击穿的能力，并减小漏电流的产生。图1A至图1C示出了现有技术形成深度梯度分布掺杂阱的示意图。如图1A所示，在半导体衬底100上形成光刻胶层101，经过曝光显影工艺，定义出第一离子注入开口图案102；以光刻胶层101为掩膜，沿第一离子注入开口图案102，向半导体衬底100中进行第一次离子 103注入，形成第一阱104，所述离子可以是磷，注入离子的剂量为1E13cm-2，浓度为IE17cm-3~IE18cm-3，注入能量为15KeV。如图1B所示，将带有各膜层的半导体衬底100 放入灰化炉中，通过控制氧气的注入剂量、注入能量及注入时间等，增大第一离子注入开口图案102的关键尺寸，形成第二离子注入开口图案105。如图 1C 所示，以光刻胶层101为掩膜，沿第二离子注入开口图案 105，向半导体衬底 100 中进行第二次离子 106注入，形成第二阱 107，所述离子可以是磷，注入离子的剂量为IE13cm-2，浓度为IE17cm-3~IElscm-3，注入能量为140KeV；其中第二阱207与第一阱104之间由于离子注入的深度不一致，产生深度梯度。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。一种掺杂阱的制作方法，其特征在于包括：- 提供半导体衬底，所述半导体衬底上形成有带有图案的光刻胶层；- 以所述光刻胶层为掩膜，向所述半导体衬底中进行第一次离子注入，以形成第一阱；- 在所述光刻胶层中的图案的内侧形成侧壁层；- 以所述光刻胶层和所述侧壁层为掩膜，向所述半导体衬底中进行第二次离子注入，以形成第二阱，所述第二阱的离子注入深度大于所述第一阱的离子注入深度。 所述向半导体衬底中进行第二次离子注入之后，还包括：去除所述光刻胶层和所述侧壁层。所述侧壁层的形成方法为：在所述光刻胶层的上表面、与所述图案对应的半导体衬底上和所述图案的内侧形成侧壁材料层，通过刻蚀去除所述侧壁材料层的位于所述光刻胶层的上表面和位于与所述图案对应的半导体衬底上的部分，保留所述侧壁材料层位于所述图案的内侧的部分作为所述侧壁层。所述侧壁材料层采用化学气相沉积法或者旋涂法而形成。所述侧壁材料层的材料选自包含聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶的聚合物或者无定形碳中的一种。所述第一阱和第二阱同时为P型阱或者同时为N型阱。所述第一次离子注入和第二次离子注入所采用的掺杂离子为选自硼离子、磷离子和砷离子中的一种。所述第一次离子注入的能量小于第二次离子注入的能量。所述第一次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2，浓度为1×1017cm-3~1×1018cm-3，能量为20KeV~120KeV。所述第二次离子注入的剂量为0.5×1013cm-2~1.5 ×1013cm-2，浓度为1×1017cm-3~1×1018cm-3能量为80KeV~200KeV。本专利技术提供了一种制作掺杂阱的制作方法，使掺杂阱呈离子深度梯度分布的形式。这种方法采用两次离子注入的方式，第一次离子注入之后减小掺杂阱的关键尺寸，然后进行第二次离子注入，第二次离子入深度大于第一次离子注入的深度。形成的离子深度梯度分布的掺杂阱由于增加了半导体器件与衬底间的接触面积，即PN结面积，进而使结电容增大、电阻增大，提高抗击穿的能力，并可以减小漏电流的产生。本专利技术可以广泛应用于半导体器件的制作工艺中。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1A至图1C是现有技术形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图；图2A至图2E 是根据本专利技术的实施例一的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图；图3A至图3F 是根据本专利技术的实施例二的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图；图4是根据本专利技术的深度梯度分布的掺杂阱的工艺流程示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本专利技术，将在下列的描述中提出详细的步骤，以便说明本专利技术是如何形成深度梯度分布掺杂阱。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。实施例一图2A至图2E示出了本专利技术的形成深度梯度分布掺杂阱的各个步骤所获得器件的截面示意图。如图2A所示，首先提供半导体衬底200，在半导体衬底200上旋涂光刻胶层201，经过曝光显影工艺，使光刻胶层201具有掺杂阱图案202。如图2B所示，沿掺杂阱图案202，向半导体衬底200中注入离子203，形成第一阱204，所述离子可以是磷离子、硼离子、砷离子中的一种，注入离子的剂量为0.5E13cm-2~1.5 E13cm-2，浓度为1E17cm-3~1E18cm-3，注入能量为20KeV~120KeV。如图 2C 所示，在掺杂阱图案202的内侧形成侧壁层205，侧壁层205环绕在掺杂阱图案202的内侧以减小掺杂阱图案202的关键尺寸，侧壁层205的材料可以采用形成底部抗反射层的材料和无定形碳等有机材料中的一种，所述形成底部抗反射层的材料选用有机绝缘材料，包括但不限于聚砜类、聚脲类、聚砜脲类、聚丙烯酸酯类和聚乙烯基吡啶。所述侧壁层205的厚度为100~1000埃。如图2D所示，沿减小关键尺寸后的所述掺杂阱图案202，向半导体衬底200中注入离子207，形成第二阱208，第二次离子注入选用的离子与第一次离子本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种掺杂阱的制作方法，其特征在于包括：
- 提供半导体衬底，所述半导体衬底上形成有带有图案的光刻胶层；
- 以所述光刻胶层为掩膜，向所述半导体衬底中进行第一次离子注入，以形成第一阱；
- 在所述光刻胶层中的图案的内侧形成侧壁层；
- 以所述光刻胶层和所述侧壁层为掩膜，向所述半导体衬底中进行第二次离子注入，以形成第二阱，所述第二阱的离子注入深度大于所述第一阱的离子注入深度。
2.如权利要求1所述的制作方法，其特征在于，所述向半导体衬底中进行第二次离子注入之后，还包括：去除所述光刻胶层和所述侧壁层。
3.如权利要求1所述的制作方法，其特征在于，所述侧壁层的形成方法为：在所述光刻胶层的上表面、与所述图案对应的半导体衬底上和所述图案的内侧形成侧壁材料层，通过刻蚀去除所述侧壁材料层的位于所述光刻胶层的上表面和位于与所述图案对应的半导体衬底上的部分，保留所述侧壁材料层位于所述图案的内侧的部分作为所述侧壁层。
4.如权利要求3所述的制作方法，其特征在于，所述侧壁材料层采用化学气相沉积法或者旋涂法而形...
【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。