低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法技术

本发明专利技术提供一种低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在纵向上交替设置在厚硅层漂移区中，本发明专利技术通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。

SOI LIGBT devices with low resistance and can inhibit the negative resistance effect and manufacturing method thereof

SOI LIGBT device of the present invention provides a low resistance and can suppress the negative resistance effect and manufacturing method thereof, the cellular structure includes a substrate, a buried oxide layer, the thickness of the dielectric layer, the thickness of silicon layer, P type drift region P well region, the heavily doped emitter region, the first N type heavily doped region, P N buffer, a heavily doped region, a second N type electrode a heavily doped region, dielectric barrier layer, collector collector contact electrode, a thin silicon layer drift region and emitter contact electrode, a gate oxide layer, polysilicon gate, P, N, N and P in the longitudinal direction are arranged alternately in a thick layer of silicon in the drift region, enhance the electric field in the buried layer to increase the vertical breakdown voltage of SOI device of the invention adopts a thin silicon layer by layer thickness drift region; silicon drift region device to reduce the conduction resistance of thin silicon layer, thick layer of silicon drift region and the drift region respectively by transverse linear mixing The surface electric field distribution is adjusted so that the specific resistance of the device is greatly reduced while maintaining the high breakdown voltage of the device.

【技术实现步骤摘要】
低阻且可抑制负阻效应的SOI-LIGBT器件及其制造方法
本专利技术属于半导体功率器件
，具体涉及一种低阻且可抑制负阻效应的SOI-LIGBT器件及其制造方法。
技术介绍
相较于常规的体硅技术，SOI技术具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐射能力等优点，使集成电路的可靠性和抗软失误能力大大提高，从而正逐渐成为制造高速度、低功耗、高集成度和高可靠性的集成电路的主流技术。横向绝缘栅双极晶体管(LIGBT：LateralInsulatedGateBipolarTransistor)具有高输入阻抗、电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成的优势。因此，横向绝缘栅双极晶体管越来越受到关注和推崇，从而发展越发迅速，应用领域越发广泛。然而，一方面，横向高压器件较低的纵向耐压限制了其在HVIC中的应用，根据SOI介质场增强(ENhancedDIelectriclayerField，简称ENDIF)普适理论，采用超薄顶层硅可提高SOI器件的纵向耐压，但同时也导致了较大的比导通电阻，器件耐压和导通电阻之间的相互制约关系限制了SOI-LIGBT即SOI横向绝缘栅双极晶体管的进一步发展。另一方面，IGBT为单向导通器件，在实际应用中，反向导通时需要一个额外的二极管以通过负载中的无功电流，同时起到抑制寄生电感产生的额外电压的作用。解决这一问题的一种技术方案为逆导型绝缘栅双极晶体管(RC-IGBT)，然而该方案又将使IGBT引入一个新的问题，即负阻(Snapback)效应，从而影响器件的性能。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于在符合IGBT实际应用的前提下，提出一种低阻且可抑制负阻效应的SOI-LIGBT器件结构及其制造方法。为实现上述专利技术目的，本专利技术技术方案如下：一种低阻且可抑制负阻效应的SOI-LIGBT器件，其元胞结构包括衬底、衬底上表面的埋氧层、埋氧层上方的厚介质层、厚介质层左侧的厚硅层漂移区、厚硅层漂移区内部左端的P阱区、所述P阱区内部设置的相互独立的P型重掺杂发射极区和第一N型重掺杂区、沿纵向方向贯穿设置在厚介质层右端的N型buffer区、N型buffer区内部左端的P型重掺杂集电极区、N型buffer区内部右端的第二N型重掺杂区、位于P型重掺杂集电极区和第二N型重掺杂区之间的集电极介质阻挡层、设置在P型重掺杂集电极区与第二N型重掺杂区上表面的集电极接触电极、分别与厚介质层下表面和埋氧层上表面相切的超薄顶层硅漂移区、P阱区上表面的发射极接触电极，设置在第一N型重掺杂区、P阱区和厚硅层漂移区的上表面的栅氧化层、设置于栅氧化层上表面的多晶硅栅，所述P型重掺杂发射极区和第一N型重掺杂区的上表面与发射极接触电极连接，所述埋氧层与厚硅层漂移区、超薄顶层硅漂移区以及N型buffer区的下表面相连接，所述栅氧化层的左边界与第一N型重掺杂区的右端部分重叠，栅氧化层的右边界延伸到P阱区的右端；所述器件还包括P条、N条，所述N条与P条在纵向上交替设置在P阱区和厚介质层之间的厚硅层漂移区中。具体的，所述元胞结构中，交替设置的N条与P条，其排列的顺序与位置可以互换。例如可以为N–P–N–P……，也可为P–N–P–N……排列。作为优选方式，所述衬底为P型硅或为N型硅，SOI层为P型或为N型。作为优选方式，所述集电极介质阻挡层1包括在Z方向上被N型buffer区隔开的多个子阻挡层，相邻子阻挡层之间在Z方向上的距离为a。作为优选方式，所述超薄顶层硅漂移区和厚硅层漂移区通过分段式线性变掺杂或均匀掺杂或阶梯掺杂的掺杂方式形成。作为优选方式，所述N条与P条和埋氧层的上表面相连接。作为优选方式，所述N条与P条不和埋氧层的上表面相连接。作为优选方式，所述N条与P条设置于器件的体内。作为优选方式，所述P条的宽度大于N条的宽度。作为优选方式，所述厚介质层的右端与N型buffer区相切。作为优选方式，所述元胞结构中，发射极接触电极和集电极接触电极的上端分别通过第一通孔、第二通孔，引入第二层金属分别作为源极场板、漏极场板。为实现上述专利技术目的，本专利技术还提供上述的低阻且可抑制负阻效应的SOI-LIGBT器件的制造方法，包括以下步骤：步骤1：选择SOI材料，其中包括衬底、埋氧层以及SOI层；步骤2：在SOI层上进行漂移区的两段式线性变掺杂或均匀掺杂或阶梯掺杂形成厚硅层漂移区与超薄顶层硅漂移区；步骤3：在器件SOI层上进行局部氧化，形成厚介质层以及集电极介质阻挡层；步骤4：在器件SOI层上进行硼注入，形成P阱区；步骤5：在器件SOI层上进行磷注入，形成N型buffer区；步骤6：形成栅极前，在近栅极的位置表面生长一层场氧化层，形成栅氧化层；步骤7：淀积多晶硅，形成多晶硅栅；步骤8：使用同一道掩膜版利用高能离子注入进行N型杂质注入，严格控制注入能量与注入时间，形成N条；利用离子注入进行P型杂质注入，严格控制注入能量与注入时间，形成P条；步骤10：进行P型重掺杂发射极区、P型重掺杂集电极区、第一N型重掺杂区以及第二N型重掺杂区的注入，形成欧姆接触，引出电极；步骤11：进行接触孔刻蚀，淀积铝金属，形成发射极接触电极与集电极接触电极。作为优选方式，所述集电极介质阻挡层利用厚介质层的掩膜版，通过挖槽、不同掩膜版开口宽度、选择性氧化方式实现，从而形成Z方向断续式介质阻挡层。根据SOIENDIF普适理论，靠近集电极处采用超薄顶层硅漂移区提高SOI器件的纵向耐压，靠近发射极采用厚硅层漂移区降低器件比导通电阻，所述厚硅层漂移区和超薄顶层硅漂移区的下表面均与埋氧层的上表面相接触，通过器件集电极端的设计，增大P型重掺杂集电极区与N型buffer区之间的寄生电阻，从而消除负阻(Snapback)效应。本专利技术的技术方案，一方面，首先在SOI横向绝缘栅双极晶体管的N型漂移区中靠近集电极区域采用部分超薄顶层硅漂移区，当集电极加正压时，根据ENDIF理论，通过提高硅的临界击穿电场的方法增强埋层电场，从而提高SOI器件的纵向击穿电压，其次，对于漂移区的超薄顶层硅漂移区采用横向线性变掺杂，改善靠近集电极漂移区的横向电场分布，使其分布更均匀，从而提高器件的横向击穿电压；然后在靠近发射极区域采用厚硅层漂移区，对于厚硅层漂移区也采用横向线性变掺杂的方式调整其表面电场分布，同时厚硅层漂移区可用来降低器件的比导通电阻，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。另一方面，在RC-IGBT集电极P型重掺杂集电极区与第二N型重掺杂区之间引入截止阻挡层，增大P型重掺杂集电极区与N型buffer区之间的寄生电阻，使得P型重掺杂集电极区与N型buffer区间的PN结二极管提前导通，P型重掺杂集电极区在适当的电压下为器件进行空穴大注入，从而消除影响器件性能的负阻(Snapback)效应，该设计可直接利用形成超薄顶层硅的厚介质区的掩膜版得到实现，无需另外增加掩膜版，使得本专利技术提出的一种SOI横向绝缘栅双极晶体管既有双向导通性能，又克服了RC-IGBT的负阻(Snapback)效应，同时不会增加成本。本专利技术的有益效果为：通过在SOI横向绝缘栅双极晶体管的N型本文档来自技高网...

【技术保护点】
一种低阻且可抑制负阻效应的SOI‑LIGBT器件，其特征在于：其元胞结构包括衬底(1)、衬底(1)上表面的埋氧层(2)、埋氧层(2)上方的厚介质层(3)、厚介质层(3)左侧的厚硅层漂移区(4)、厚硅层漂移区(4)内部左端的P阱区(12)、所述P阱区(12)内部设置的相互独立的P型重掺杂发射极区(11)和第一N型重掺杂区(42)、沿纵向方向贯穿设置在厚介质层(3)右端的N型buffer区(41)、N型buffer区(41)内部左端的P型重掺杂集电极区(13)、N型buffer区(41)内部右端的第二N型重掺杂区(45)、位于P型重掺杂集电极区(13)和第二N型重掺杂区(45)之间的集电极介质阻挡层(31)、设置在P型重掺杂集电极区(13)与第二N型重掺杂区(45)上表面的集电极接触电极(6)、分别与厚介质层(3)下表面和埋氧层(2)上表面相切的超薄顶层硅漂移区(43)、P阱区(12)上表面的发射极接触电极(5)，设置在第一N型重掺杂区(42)、P阱区(12)和厚硅层漂移区(4)的上表面的栅氧化层(8)、设置于栅氧化层(8)上表面的多晶硅栅(7)，所述P型重掺杂发射极区(11)和第一N型重掺杂区(42)的上表面与发射极接触电极(5)连接，所述埋氧层(2)与厚硅层漂移区(4)、超薄顶层硅漂移区(43)以及N型buffer区(41)的下表面相连接，所述栅氧化层(8)的左边界与第一N型重掺杂区(42)的右端部分重叠，栅氧化层(8)的右边界延伸到P阱区(12)的右端；所述器件还包括P条(14)、N条(44)，所述N条(44)与P条(14)在纵向上交替设置在P阱区(12)和厚介质层(3)之间的厚硅层漂移区(4)中。...

【技术特征摘要】
1.一种低阻且可抑制负阻效应的SOI-LIGBT器件，其特征在于：其元胞结构包括衬底(1)、衬底(1)上表面的埋氧层(2)、埋氧层(2)上方的厚介质层(3)、厚介质层(3)左侧的厚硅层漂移区(4)、厚硅层漂移区(4)内部左端的P阱区(12)、所述P阱区(12)内部设置的相互独立的P型重掺杂发射极区(11)和第一N型重掺杂区(42)、沿纵向方向贯穿设置在厚介质层(3)右端的N型buffer区(41)、N型buffer区(41)内部左端的P型重掺杂集电极区(13)、N型buffer区(41)内部右端的第二N型重掺杂区(45)、位于P型重掺杂集电极区(13)和第二N型重掺杂区(45)之间的集电极介质阻挡层(31)、设置在P型重掺杂集电极区(13)与第二N型重掺杂区(45)上表面的集电极接触电极(6)、分别与厚介质层(3)下表面和埋氧层(2)上表面相切的超薄顶层硅漂移区(43)、P阱区(12)上表面的发射极接触电极(5)，设置在第一N型重掺杂区(42)、P阱区(12)和厚硅层漂移区(4)的上表面的栅氧化层(8)、设置于栅氧化层(8)上表面的多晶硅栅(7)，所述P型重掺杂发射极区(11)和第一N型重掺杂区(42)的上表面与发射极接触电极(5)连接，所述埋氧层(2)与厚硅层漂移区(4)、超薄顶层硅漂移区(43)以及N型buffer区(41)的下表面相连接，所述栅氧化层(8)的左边界与第一N型重掺杂区(42)的右端部分重叠，栅氧化层(8)的右边界延伸到P阱区(12)的右端；所述器件还包括P条(14)、N条(44)，所述N条(44)与P条(14)在纵向上交替设置在P阱区(12)和厚介质层(3)之间的厚硅层漂移区(4)中。2.根据权利要求1所述的低阻且可抑制负阻效应的SOI-LIGBT器件，其特征在于：所述衬底(1)为P型硅或为N型硅，SOI层为P型或为N型。3.根据权利要求1所述的低阻且可抑制负阻效应的SOI-LIGBT器件，其特征在于：所述集电极介质阻挡层(31)包括在Z方向上被N型buffer区(41)隔开的多个子阻挡层，相邻子阻挡层之间在Z方向上的距离为a。4.根据权利要求1所述的低阻且可抑制负阻效应的SOI-LIGBT器件，其特征在于：所述超薄顶层硅漂移区(43)和厚硅层漂移区(4)通过分段式线性变掺杂或均匀掺杂或阶梯...

【专利技术属性】
技术研发人员：乔明，詹珍雅，章文通，何逸涛，肖倩倩，余洋，王正康，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51