一种低关断损耗双槽栅SOI‑LIGBT器件结构制造技术

本发明专利技术提供一种低关断损耗双槽栅SOI‑LIGBT器件结构，包括P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层、两个N型源端及之间的P型接触区、N型阳极区；源端和P型阱区间的沟道两侧是栅氧层，栅氧层旁边是多晶硅，多晶硅位于P型阱区两侧、N‑buffer层的左侧；本发明专利技术拥有双栅结构，相同条件下有更大的电流能力，N型载流子存储层的引入减少了空穴直接向P型阱区的注入，使载流子分布更均匀，有利于关断时的载流子复合减少关断时间，槽介质二氧化硅使得N型漂移区的有效空间减少，也同时阻挡了右侧的载流子的注入，形成载流子积累层；基于这两个效应，本发明专利技术结构的关断损耗得到大幅度的降低。

A low shutdown loss double groove gate SOI LIGBT device structure

The invention provides a low switching loss double groove gate SOI LIGBT device structure, including P type substrate, a buried oxide layer of silicon dioxide, N drift region, P type well area, N buffer layer, the oxide layer, two N source and P between the contact area and the N type anode region; source and P type well interval channel is on both sides of the gate oxide layer of gate oxide layer next to polysilicon, polysilicon is located on the P type well region on both sides, N buffer layer on the left side; the invention has double gate structure, a current greater ability under the same conditions, the introduction of the carrier storage layer N reduction the hole injection directly to the P type well region, the carrier distribution is more uniform, conducive to reduce the carrier recombination turn off time slot medium silica makes the effective space of N type drift region is reduced, also blocked into the right carrier, the formation of carrier accumulation layer; Based on these two effects, the switching loss of the structure of the invention is greatly reduced.

【技术实现步骤摘要】
一种低关断损耗双槽栅SOI-LIGBT器件结构
本专利技术属于半导体
，具体的说涉及一种低关断损耗双槽栅SOI-LIGBT器件结构。
技术介绍
高压功率器件是电力电子技术的基础与核心，其具有耐高压、导通电流密度大的特点。提高功率器件的耐压能力，降低功率器件关断损耗是设计器件的关键。IGBT器件(绝缘栅双极型晶体管器件)作为一类重要的功率半导体器件，在电力电子领域应用广泛。但是，IGBT器件由于P-body区与N-漂移区交界处空穴注入效率较低，载流子浓度分布很低，导致器件的饱和压降升高，在关断时，N-漂移区内储存了大量的少数载流子，导致器件关断电流拖尾现象严重，关断损耗大。通常改善关断损耗的方式有两种，一种是降低载流子寿命，另一种是在阳极附近增加Buffer场阻层。第一种方式对工艺要求非常高，而第二种虽然工艺上难度不大，但降低关断损耗的效果不够理想。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种低关断损耗双槽栅SOI-LIGBT器件结构。为实现上述专利技术目的，本专利技术技术方案如下：一种低关断损耗双槽栅SOI-LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区，N型漂移区内部一端设有P型阱区、另一端设有N-buffer层，器件表面设有氧化层，所述P型阱区内部上方设有两个N型源端以及两个N型源端之间的P型接触区；所述N-buffer层内部上方设有N型阳极区；所述N型源端、P型接触区以及N型阳极区上方设有金属层；所述源端和P型阱区间的沟道左右两侧是栅氧层，两侧的栅氧层旁边都设有多晶硅，所述多晶硅位于P型阱区的两侧、N-buffer层的左侧。作为优选方式，P型阱区和N-buffer层之间的N型漂移区内部设有二氧化硅槽介质；二氧化硅槽介质位于P型阱区右侧多晶硅的右侧。作为优选方式，两个多晶硅的深度Lg相等。两个槽栅为同一工艺。作为优选方式，在P型阱区下方设有N型载流子储存层。作为优选方式，两个多晶硅的深度Lg相等且大于N型载流子存储层的深度Dcs。作为优选方式，二氧化硅槽介质的宽度Wt取值最小值为1μm。作为优选方式，二氧化硅槽介质右侧与N-buffer层左侧相接。作为优选方式，二氧化硅槽介质的深度为Dt，其值大于多晶硅的深度Lg，且满足硅层厚度也即N型漂移区的厚度ts>Dt≥Lg+1um。本专利技术的有益效果为：与常规的槽栅SOI-LIGBT器件相比，本专利技术拥有双栅结构，在相同条件下有更大的电流能力，由于N型载流子存储层的引入，减少了空穴直接向P型阱区的注入，使得载流子分布更均匀，有利于关断时的载流子复合减少关断时间，同时由于槽介质二氧化硅的存在，使得N型漂移区的有效空间减少，也同时阻挡了右侧的载流子的注入，形成载流子积累层；所以基于这两个效应，本专利技术结构的关断损耗得到大幅度的降低。附图说明图1为传统的槽栅SOI-LIGBT器件结构剖面图。图2为实施例1器件结构剖面图。图3为实施例2器件结构剖面图图4为实施例1和传统结构的空穴分布对比图。图5为实施例1和传统结构的关断特性对比图。图6为实施例1和传统结构的Eoff-Von关系对比图。图7为实施例3器件结构剖面图。其中，1为N型阳极区，2为N-buffer层，3为N型漂移区，4为P型阱区，5为N型源端，6为P型接触区，7为多晶硅，8为埋氧层二氧化硅，9为P型衬底，10为氧化层，11为二氧化硅槽介质，12为N型载流子储存层。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1如图2所示，一种低关断损耗双槽栅SOI-LIGBT器件结构，包括从下至上依次设置的P型衬底9、埋氧层二氧化硅8、N型漂移区3，N型漂移区3内部一端设有P型阱区4、另一端设有N-buffer层2，器件表面设有氧化层10，所述P型阱区4内部上方设有两个N型源端5以及两个N型源端5之间的P型接触区6；所述N-buffer层2内部上方设有N型阳极区1；所述N型源端5、P型接触区6以及N型阳极区1上方设有金属层；所述源端5和P型阱区4间的沟道左右两侧是栅氧层，两侧的栅氧层旁边都设有多晶硅7，所述多晶硅7位于P型阱区4的两侧、N-buffer层2的左侧。两个多晶硅7的深度Lg相等。两个槽栅为同一工艺。具体地，埋氧层二氧化硅8的厚度tox为3μm，硅层厚度也即N型漂移区3的厚度ts为4μm，N型漂移区3的长度Ld为13μm，掺杂浓度Nd为2.5e15cm-3，栅氧厚度为20nm，P型阱区4的掺杂浓度Npwell为4e17cm-3，N-buffer层2的掺杂浓度为4e17cm-3，多晶硅深度Lg为2.2μm。与常规的槽栅SOI-LIGBT器件相比，本实施例拥有双栅结构，在相同条件下有更大的电流能力。本实施例的槽栅位于P型阱区4的两侧，使得槽栅隔离了沟道和N型漂移区3，在开态时槽栅右侧会有多数载流子积累，有利于关态时少数载流子的复合，降低关断时间。从图5、图6可看出，本实施例相对传统结构的槽栅SOI-LIGBT器件结构降低了关断损耗。实施例2如图3所示，本实施例的低关断损耗双槽栅SOI-LIGBT器件结构，和实施例1基本相同，区别在于：P型阱区4和N-buffer层2之间的N型漂移区3内部设有二氧化硅槽介质11；二氧化硅槽介质11位于P型阱区4右侧多晶硅7的右侧。二氧化硅槽介质11的宽度Wt取值最小值为1μm。优选的，二氧化硅槽介质11右侧可以与N-buffer层2左侧相接，即Ld为零。二氧化硅槽介质11的深度为Dt，其值大于多晶硅7的深度Lg，且满足硅层厚度也即N型漂移区3的厚度ts>Dt≥Lg+1um。具体地，埋氧层二氧化硅8的厚度tox为3μm，硅层厚度也即N型漂移区3的厚度ts为4μm，N型漂移区3的长度Ld为13μm，掺杂浓度Nd为2.5e15cm-3，栅氧厚度为20nm，P型阱区4的掺杂浓度Npwell为4e17cm-3，N-buffer层2的掺杂浓度为4e17cm-3，多晶硅深度Lg为2.2μm，二氧化硅槽介质11的深度Dt为3.2μm，长度Wt为1μm。本实施例的工作原理为：开态时，右侧的槽栅对多数载流子有阻挡作用，使得其在槽栅右侧积累，关断时的时间明显的降低导致关断损耗降低；采用电感负载L为2μH，通过实施例的仿真结果对比，在200A/cm2电流密度下，当开启电压同为1.1V时，本实施例结构的关断损耗比常规槽栅结构低百分之七十多。由于槽介质二氧化硅11的存在，使得N型漂移区3的有效空间减少，也同时阻挡了右侧的载流子的注入，形成载流子积累层；与常规的槽栅SOI-LIGBT器件相比，本实施例的槽栅位于P型阱区4的两侧，使得槽栅隔离了沟道和N型漂移区3，在开态时槽栅右侧会有多数载流子积累，有利于关态时少数载流子的复合，降低关断时间；槽介质二氧化硅11占据了大部分N型漂移区3，槽栅比体硅更耐压，且使得开态时积累的少数载流子变少同样可以大量的降低关断的时间。通过上述两个效应，本实施例结构的关断损耗得到大幅度的降低。实本文档来自技高网...

【技术保护点】
一种低关断损耗双槽栅SOI‑LIGBT器件结构，其特征在于：包括从下至上依次设置的P型衬底(9)、埋氧层二氧化硅(8)、N型漂移区(3)，N型漂移区(3)内部一端设有P型阱区(4)、另一端设有N‑buffer层(2)，器件表面设有氧化层(10)，所述P型阱区(4)内部上方设有两个N型源端(5)以及两个N型源端(5)之间的P型接触区(6)；所述N‑buffer层(2)内部上方设有N型阳极区(1)；所述N型源端(5)、P型接触区(6)以及N型阳极区(1)上方设有金属层；所述源端(5)和P型阱区(4)间的沟道左右两侧是栅氧层，两侧的栅氧层旁边都设有多晶硅(7)，所述多晶硅(7)位于P型阱区(4)的两侧、N‑buffer层(2)的左侧。

【技术特征摘要】
1.一种低关断损耗双槽栅SOI-LIGBT器件结构，其特征在于：包括从下至上依次设置的P型衬底(9)、埋氧层二氧化硅(8)、N型漂移区(3)，N型漂移区(3)内部一端设有P型阱区(4)、另一端设有N-buffer层(2)，器件表面设有氧化层(10)，所述P型阱区(4)内部上方设有两个N型源端(5)以及两个N型源端(5)之间的P型接触区(6)；所述N-buffer层(2)内部上方设有N型阳极区(1)；所述N型源端(5)、P型接触区(6)以及N型阳极区(1)上方设有金属层；所述源端(5)和P型阱区(4)间的沟道左右两侧是栅氧层，两侧的栅氧层旁边都设有多晶硅(7)，所述多晶硅(7)位于P型阱区(4)的两侧、N-buffer层(2)的左侧。2.根据权利要求1所述的一种低关断损耗双槽栅SOI-LIGBT器件结构，其特征在于：P型阱区(4)和N-buffer层(2)之间的N型漂移区(3)内部设有二氧化硅槽介质(11)；二氧化硅槽介质(11)位于P型阱区(4)右侧多晶硅(7)的右侧。3.根据权利要求...

【专利技术属性】
技术研发人员：乔明，李路，丁柏浪，何逸涛，杨文，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51