本发明专利技术公开了一种BiCMOS工艺中的寄生PIN器件组合结构，寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各寄生PIN器件包括一N型区、一I型区、一P型区。N型区由形成于浅沟槽隔离底部的一N型赝埋层组成。I型区由形成于有源区中的N型集电极注入区组成。P型区由形成于有源区表面上本征基区外延层并进行外基区注入组成。各寄生PIN器件的N型区都扩散进入有源区并实现互相连接，从而实现多个寄生PIN器件并联。本发明专利技术还公开了一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法。本发明专利技术能够降低器件的插入损耗、衬底电流、增加器件的正向电流，具有较高的器件隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN 器件组合结构，本专利技术还涉及一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法。
技术介绍
现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。
技术实现思路
本专利技术所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN器件组合结构， 能够降低寄生PIN器件的插入损耗、衬底电流、增加器件的正向电流，具有较高的器件隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择；本专利技术还提供了一种 BiCMOS工艺中的寄生PIN器件组合结构的制造方法，利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件，也能够降低成本。为解决上述技术问题，本专利技术提供一种BiCMOS工艺中的寄生PIN器件组合结构， 所述寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各所述寄生PIN器件形成于一 P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，各所述寄生PIN器件包括一 N 型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；一 I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触；一 P 型区，由形成于所述有源区表面上的掺有P型杂质的本征基区外延层并进行外基区注入组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。各所述寄生PIN 器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接，从而实现由多个寄生PIN器件并联而成的所述寄生PIN器件组合结构。进一步改进是，所述N型赝埋层的杂质浓度范围为lel9Cm_3 le21Cm_3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为IeHcm 2 leiecnT2、注入能量小于30KeV、注入杂质为磷或砷或锑。所述P型区的本征基区外延层为P 型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为lel9Cm_3 le21cm-3,是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为lel4cm 2 kl5cm_2、注入能量为IeV 30KeV。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为lel2cnT2 lel5cnT2、注入能量为IOOKeV 2000KeV。通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。为解决上述技术问题，本专利技术提供一种BiCMOS工艺中的寄生PIN器件组合结构的制造方法，包括如下步骤步骤一、利用浅沟槽刻蚀工艺在一 P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区。步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成各寄生PIN器件的N 型区。所述N型赝埋层离子注入的注入剂量为IeHcm 2 lel6Cm_2、注入能量小于30KeV、 注入杂质为磷或砷或锑。步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。步骤四、在有源区中进行P型的集电极注入形成各所述寄生PIN器件的I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为lel2CnT2 lel5CnT2、注入能量为 IOOKeV 2000KeV。步骤五、对所述硅衬底进行热退火，各所述寄生PIN器件的N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和各所述寄生PIN器件的I型区形成接触、同时和相邻的所述寄生PIN器件的N型区形成互相连接。步骤六、在所述硅衬底表面上形成一本征基区外延层，在各所述寄生PIN器件对应的有源区上定义离子注入窗口、通过所述离子注入窗口对形成于各所述有源区表面上的所述本征基区外延层进行P型的外基区离子注入形成各所述寄生PIN器件的P型区，各所述寄生PIN器件的P型区和各所述寄生PIN器件的I型区形成接触。所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcm 2 5el5cnT2、注入能量为IeV 30KeV。步骤七、在各所述寄生PIN器件的N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出各所述寄生PIN器件的N型区，在各所述寄生PIN器件的P型区上部做金属接触引出各所述寄生PIN器件的P型区。进一步改进是，通过控制各所述有源区的长度或宽度使各所述寄生PIN器件的N 型区都扩散进入所述有源区并实现各相邻的所述寄生PIN器件间的互相连接。本专利技术具有如下的有益效果1、本专利技术BiCMOS工艺中的寄生PIN器件具有较低插入损耗和较高隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择，能广泛应用在微波开关，微波调制， 限幅及数字移相等微波控制电路中，也可用于射频开关，低频整流等领域。本专利技术制造方法利用BiCMOS工艺中现有工艺条件如赝埋层离子注入、集电极注入、本征基区外延生长和外基区离子注入等就能实现，无需额外增加工艺条件，从而也能够降低成本。2、本专利技术BiCMOS工艺中的寄生PIN器件组合结构能够降低衬底电流。本专利技术是通过有效控制有源区的宽度及长度，保证各N型区的N型膺埋层向中间扩散并能形成各相邻N型区互相连接，并且达到一定浓度。相比于各相邻N型区不互相连接的组合结构，本专利技术组合结构能够降低寄生PIN器件与衬底形成的寄生PNP器件的放大系数，从而降低器件的的衬底电流。3、本专利技术BiCMOS工艺中的寄生PIN器件组合结构是通过多个单元并联，能增加寄生PIN器件的有效面积，从而能降低寄生PIN器件的插入损耗。4、本专利技术BiCMOS工艺中的寄生PIN器件组合结构由于采用多个并联后，寄生PIN 器件的周长面积比增加，由于电流的趋边效应，能够增加器件的正向电流。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是本专利技术实施例BiCMOS工艺中的寄生PIN器件组合结构示意图；图2A-图2D是本专利技术实施例BiCMOS工艺中的寄生PIN器件组合结构的制造方法中各步骤的器件结构示意图。具体实施例方式如图1所示，是本专利技术实施例BiCMOS工艺中的寄生PIN器件组合结构示意图，所述寄生PIN器件组合结构是由多个寄生PIN器件并联而成，各所述寄生PIN器件形成于一 P 型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，各所述寄生PIN器件包括一 N型区， 由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区。所述N型赝埋层的杂质浓度范围为lelQcnT3 le21Cnr3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成， 该离子注入的注入剂量为IeHcm 2 le本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：钱文生，胡君，刘冬华，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。