本发明专利技术公开了一种BiCMOS工艺中的寄生PIN器件，形成于硅衬底上，有源区通过浅沟槽隔离，包括：一N型区，由形成于浅沟槽隔离氧化层底部并和有源区相隔一段距离的一N型赝埋层组成；一I型区，是由形成于有源区中N型的集电极注入区形成，和N型区在浅沟槽隔离氧化层底部相接触；一P型区，由形成于有源区表面上的掺有P型杂质的本征基区外延层组成，和I型区相接触。本发明专利技术还公开了一种BiCMOS工艺中的寄生PIN器件的制造方法。本发明专利技术制造方法利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件；本发明专利技术器件具有较低插入损耗和较高隔离度且隔离度方便改善调节，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN 器件，本专利技术还涉及一种BiCMOS工艺中的寄生PIN器件的制造方法。
技术介绍
现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。
技术实现思路
本专利技术所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN器件，具有较低的插入损耗和较高的隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择；本专利技术还提供了一种BiCMOS工艺中的寄生PIN器件的制造方法，利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件，也能够降低成本。为解决上述技术问题，本专利技术提供的BiCMOS工艺中的寄生PIN器件形成于一 P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN器件包括一 I型区，是由形成于有源区中的N型集电极注入区组成。一 N型区，由形成于所述有源区侧面的所述浅沟槽隔离氧化层底部的N型赝埋层组成；所述N型区和所述有源区相隔一段距离，所述N型区和延伸到所述浅沟槽隔离氧化层底部的所述I型区相接触。在所述N型区顶部的所述浅沟槽隔离氧化层中形成有深孔接触，所述深孔接触和所述N型区接触并将所述N型区引出。— P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。进一步的改进是，所述N型赝埋层的杂质浓度范围为lel9Cm_3 le21Cm_3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为IeHcm 2 lel6CnT2、注入能量小于30Kev、注入杂质为磷或砷或锑。进一步的改进是，所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为le19cm_3 le21Cm_3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为 IeHcm 2 lel5cnT2、注入能量为 2KeV 30KeV。进一步的改进是，所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为 lel2cnT2 5el3cnT2、注入能量为 IOOKeV 2000KeV。进一步的改进是，所述N型区和所述有源区间相隔的距离根据所述寄生PIN器件的隔离性能需求进行确定，该距离越大，所述寄生PIN器件的隔离性能越好。为解决上述技术问题，本专利技术提供的BiCMOS工艺中的寄生PIN器件的制造方法包括如下步骤步骤一、利用浅沟槽刻蚀工艺在一 P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区。步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成N型区，所述N型区和所述有源区相隔一段距离。步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。步骤四、在有源区中进行P型的集电极注入形成I型区，所述I型区还延伸到所述浅沟槽隔离氧化层的底部。步骤五、对所述硅衬底进行热退火，所述N型区在退火过程中纵向扩散和横向扩散并和所述I型区在所述浅沟槽隔离氧化层的底部形成接触。步骤六、在所述有源区表面上形成一本征基区外延层、并对所述本征基区外延层进行P型的外基区离子注入形成P型区，该P型区和所述I型区形成接触。步骤七、在所述N型区上部的所述浅沟槽隔离氧化层中形成深孔接触引出所述N 型区，在所述P型区上部做金属接触引出所述P型区。进一步的改进是，步骤二中所述N型赝埋层离子注入的注入剂量为IeHcm 2 lel6CnT2、注入能量小于30Kev、注入杂质为磷或砷或锑。进一步的改进是，步骤四中所述集电极注入的注入杂质为磷或砷、注入剂量为 lel2cnT2 51el3cnT2、注入能量为 IOOKeV 2000KeV。进一步的改进是，步骤六中所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为 IeHcnT2 lel5cnT2、注入能量为 2KeV 30KeV。进一步的改进是，所述N型区和所述有源区间相隔的距离根据所述寄生PIN器件的隔离性能需求进行确定，该距离越大，所述寄生PIN器件的隔离性能越好。本专利技术BiCMOS工艺中的寄生PIN器件具有2dB以下的较低插入损耗和30dB以上的较高隔离度，而且本专利技术能够通过调节N型区和有源区间相隔的距离来改善器件的隔离性能。本专利技术无需额外的工艺条件就可以实现为电路提供多一种器件选择，能广泛应用在微波开关，微波调制，限幅及数字移相等微波控制电路中，也可用于射频开关，低频整流等领域。本专利技术制造方法利用BiCMOS工艺中现有工艺条件如赝埋层离子注入、集电极注入、 本征基区外延生长和外基区离子注入等就能实现，无需额外增加工艺条件，从而也能够降低成本。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是本专利技术实施例BiCMOS工艺中的寄生PIN器件的结构示意图；图2A-图2D是本专利技术实施例BiCMOS工艺中的寄生PIN器件的制造方法中各步骤的器件结构示意图。具体实施例方式如图1所示，是本专利技术实施例BiCMOS工艺中的寄生PIN器件的结构示意图，所述寄生PIN器件形成于一具P型硅衬底1上，有源区通过浅沟槽隔离氧化层3进行隔离，所述寄生PIN器件包括一 I型区2，是由形成于有源区中N型集电极注入区形成。所述集电极注入的注入杂质为磷或砷、注入剂量为lel2cnT2 51el3cnT2、注入能量为IOOKeV 2000KeV。一 N型区4，由形成于所述有源区侧面的所述浅沟槽隔离氧化层3底部的N型赝埋层组成；所述N型区4和所述有源区相隔一段距离即图1中所示的d，所述N型区4和延伸到所述浅沟槽隔离氧化层3底部的所述I型区2相接触。在所述N型区4顶部的所述浅沟槽隔离氧化层3中形成有深孔接触7，所述深孔接触7和所述N型区4接触并将所述N型区 4引出。所述N型赝埋层是通过在所述浅沟槽隔离氧化层3底部进行N型赝埋层离子注入形成，注入剂量为lel4cm 2 leiecnT2、注入能量小于30Kev、注入杂质为磷或砷或锑的离子注入形成。所述N型区4和所述有源区间相隔的距离根据所述寄生PIN器件的隔离性能需求进行确定，该距离越大，所述寄生PIN器件的隔离性能越好。一 P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层5组成也即由图1所示的在所述有源区表面上的本征基区外延层5中进行外基区注入后形成的外基区注入区6组成。所述P型区和所述I型区2相接触，并通过在其上部形成一金属接触 8引出。所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcm2 le15cnT2、 注入能量为IeV 30KeV。所述金属接触8和所述深孔接触7最后都通过金属层9引出。如图2A-图2D所示，是本专利技术实施例BiCMOS工艺中的寄生PIN器件的制造方法中各步骤的器件结构示意图。本专利技术实施例B本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：胡君，刘冬华，段文婷，石晶，钱文生，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。