半导体存储器件及其操作方法技术

本发明专利技术涉及一种半导体存储器件，包括：使能熔丝单元，被配置为在加电操作开始之后产生与使能熔丝的切断状态相对应的修复使能信号；以及地址熔丝单元，其响应于修复使能信号而被使能，且被配置为响应于外部地址以及地址熔丝是否被编程而产生输出信号。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及半导体设计技术，更具体而言涉及包括熔丝电路的半导体存储器件，与修复目标存储器单元相对应的地址被编程在所述熔丝电路中。
技术介绍
一般而言，包括双数据速率同步DRAM(DDR SDRAM)的半导体存储器件被设置有大量的存储器单元。随着制造技术的发展，半导体存储器件的集成密度逐渐增加，且设置在半导体存储器件中的存储器单元的数量也逐渐增加。当存储器单元中的任一个发生故障时， 相应的半导体存储器件可能不能执行希望的操作且因此可能作为有缺陷的产品而被丢弃。 随着半导体存储器件的制造技术的发展，存储器单元中偶尔可能发生故障。如果整个半导体存储器件由于故障而作为有缺陷的产品被丢弃，则产品成品率可能降低。为了解决此问题，在半导体存储器件内设置冗余存储器单元和正常存储器单元。当正常存储器单元中发生故障时，用冗余存储器单元来替换正常存储器单元。要用冗余存储器单元来替换的有故障的正常存储器单元可以被称为“修复目标存储器单元”。同时，半导体存储器件包括熔丝电路，所述熔丝电路能够对与修复目标存储器单元相对应的地址(在下文中，称为修复目标地址)进行编程。编程指的是用于将修复目标地址储存在熔丝电路中的一系列操作。一般而言，熔丝电路包括多个熔丝。用于对这些熔丝进行编程的代表性方法包括激光切断法和电切断法。根据激光切断法，通过激光束来熔断并切断与修复目标地址相对应的切断目标熔丝。根据电切断法，通过将过电流施加到切断目标熔丝而将其熔融并切断。 在半导体存储器件的封装级之前的晶片级可以执行激光切断法，在封装级可以执行电切断法。由于激光切断法比电切断法简单，故广泛使用激光切断法。然而，也广泛使用电切断法， 因为即使在封装步骤之后也能够执行电切断法。如上文所描述，与修复目标存储器单元相对应的地址被编程在熔丝电路中。S卩，修复目标地址被编程在设置于熔丝电路中的熔丝中，且半导体存储器件通过使用编程的修复目标地址来执行修复操作。换言之，当外部地址用于访问修复目标存储器单元时，半导体存储器件能够通过比较外部地址与编程的修复目标地址来访问冗余存储器单元而非访问修复目标存储器单元来执行修复操作。图1是说明半导体存储器件的现有地址熔丝单元的电路图。参见图1，地址熔丝单元包括熔丝驱动单元110和熔丝信息输出单元120。熔丝驱动单元110响应于熔丝使能信号FSE而被使能，且响应于被编程在地址熔丝F中的修复目标地址而驱动第一节点m的电压。即，地址熔丝F根据被编程在地址熔丝F中的修复目标地址而处于已切断状态或未切断状态，且第一节点m的电压根据地址熔丝F是处于已切断状态还是处于未切断状态而被驱动至逻辑低电平或逻辑高电平。此处，在加电操作开始之后，当施加到半导体存储器件的电源电压VDD高于特定电压电平时，熔丝使能信号FSE被激活。熔丝信息输出单元120通过响应于第一节点m的电压电平对与外部地址相对应的地址信号ΧΑ进行反相或不进行反相，来输出输出信号OUT。即，根据第一节点m的电压电平和地址信号XA来确定输出信号OUT。此处，由于第一节点m的电压是根据地址熔丝F 处于已切断状态还是未切断状态来被驱动的，因此输出信号OUT是响应于被编程在地址熔丝F中的修复目标地址与对应于外部地址的地址信号XA之间的比较值而被输出的。同时，半导体存储器件在加电操作开始之后根据地址熔丝F是处于已切断状态还是处于未切断状态来执行初始化操作。换言之，在加电操作开始之后，熔丝使能信号FSE从逻辑高电平转变为逻辑低电平，并且熔丝驱动单元110通过响应于熔丝使能信号FSE根据地址熔丝F是处于已切断状态还是处于未切断状态来驱动第一节点m的电压以执行初始化操作，如图2所示。图2是说明图1所示的熔丝驱动单元110的初始化操作的波形。根据地址熔丝F是处于已切断状态还是处于未切断状态，熔丝驱动单元110的初始化操作被分类为两种类型，即<N0⑶T>和〈⑶Τ>。首先，参见图1和图2详细描述地址熔丝F处于未切断状态<Ν0⑶Τ>的情况。熔丝驱动单元Iio的第一 NMOS晶体管匪11响应于逻辑高电平的熔丝使能信号FSE而导通， 且第一节点W的电压电平变为逻辑低电平。此时，由于被形成为锁存器类型并且接收从第一节点W得出并反馈的信号的第二 NMOS晶体管匪12导通，因此第一节点m的电压电平维持逻辑低电平。当熔丝使能信号FSE在加电操作开始之后从逻辑高电平转变为逻辑低电平时，第一 PMOS晶体管PMll导通，且因此电源电压VDD被供应到第一节点附。此处，归因于流经地址熔丝F和第一 PMOS晶体管PMll的电流与流经第二 NMOS晶体管匪12的电流之间的冲突，第一节点m的电压电平增加。因此，当地址熔丝F处于未切断状态时，第一节点m的电压电平变为逻辑高电平。下面，参见图1和图2详细描述地址熔丝F处于已切断状态<CUT>的情况。熔丝驱动单元Iio的第一 NMOS晶体管匪11响应于逻辑高电平的熔丝使能信号FSE而导通，且第一节点W的电压电平变为逻辑低电平。此时，由于被形成为锁存器类型且接收从第一节点W得出并反馈的信号的第二 NMOS晶体管匪12导通，因此第一节点m的电压电平维持逻辑低电平。当熔丝使能信号FSE在加电操作开始之后从逻辑高电平转变为逻辑低电平时，第一 PMOS晶体管PMll导通。此时，由于地址熔丝F处于已切断状态，因此电源供应电压VDD 未被供应到第一节点m。因此，当地址熔丝F处于已切断状态时，第一节点m的电压电平维持逻辑低电平。另外，根据修复目标存储器单元的数量，可能不使用地址熔丝单元。因此，可能未对设置在地址熔丝单元中的地址熔丝F进行编程。由于未经编程的地址熔丝F通常保持在未切断状态，因此包括未经编程的地址熔丝F的地址熔丝单元具有诸如图2所示的地址熔丝F处于未切断状态<N0⑶T>的情况的波形。如上文所描述，当地址熔丝F处于未切断状态<Ν0⑶τ>时，第一节点m的电压电平在初始化操作中从逻辑低电平增加为逻辑高电平。此时，在第一节点m处，发生流经地址熔丝F和第一PMOS晶体管PMll的电流与流经第二NMOS晶体管匪12的电流之间的冲突。 归因于这种电流冲突，可能消耗几十毫安至几百毫安的电流。随着半导体存储器件的集成密度增加和存储器单元的数量增加，地址熔丝单元的数量也增加。因此，可能不能使用数量增加的地址熔丝单元，数量增加的熔丝单元在加电操作开始之后会使因电流冲突而导致的不必要的电流消耗越来越大。
技术实现思路
本专利技术的实施例涉及半导体存储器件，其能够根据地址熔丝是否被编程来控制包括地址熔丝的地址熔丝单元的激活。根据本专利技术的一个示例性实施例，一种半导体存储器件包括使能熔丝单元，被配置为在加电操作开始之后产生与使能熔丝的切断状态相对应的修复使能信号；以及地址熔丝单元，被配置为响应于修复使能信号而被使能，并且响应于外部地址以及地址熔丝是否被编程来产生输出信号。根据本专利技术的另一个示例性实施例，一种半导体存储器件包括使能熔丝单元，被配置为响应于熔丝使能信号而被使能，且产生与使能熔丝的切断状态相对应的修复使能信号；激活控制单元，被配置为响应于修复使能信号而控制熔丝使能信号的激活来产生激活控制信号；以及地址熔丝单元，被配置为响应于激活控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金京泰，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：