半导体器件及其制造方法技术

本申请发明专利技术的目的在于提供一种提高半导体器件可靠性的技术，即使在层间绝缘膜的一部分中使用介电常数低于氧化硅膜的低介电常数膜的情况下，也能够提高半导体器件可靠性。具体而言，为了实现所述目的，由中杨氏模量膜形成构成第1精细层的层间绝缘膜IL1，因此能够使一体化的高杨氏模量层(半导体基板1S与接触层间绝缘膜CIL)与构成第2精细层的层间绝缘膜(低杨氏模量膜、低介电常数膜)IL2不直接接触地分离，能够分散应力。结果能够防止由低杨氏模量膜构成的层间绝缘膜IL2的膜剥离，能够提高半导体器件的可靠性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体器件及其制造技术，特别涉及一种将具有多层布线结构的半导体芯片以用树脂覆盖的方式进行封装的半导体器件及适用于其制造的有效的技术。
技术介绍
日本特开2006-3^64号公报(专利文献1)中记载了在半导体基板上形成有多层布线的结构。具体而言，在半导体基板上形成半导体元件，以覆盖所述半导体元件的方式形成接触层间绝缘膜。在所述接触层间绝缘膜中，形成与半导体元件电连接的柱塞。在形成有柱塞的接触层间绝缘膜上，形成由通常的金属层形成的布线，以覆盖所述布线的方式，形成由硼磷硅玻璃形成的平坦化绝缘层。在平坦化绝缘层上，形成由SiOC膜形成的第1绝缘层，以埋入所述第1绝缘层的方式形成由铜膜形成的第1埋入布线。在形成有第1埋入布线的第1绝缘层上，形成第2绝缘层。所述第2绝缘层为层合结构，所述层合结构为介电常数较高的下层绝缘层、与由低介电常数的聚芳醚形成的上层绝缘层的层合结构。此时，在构成第2绝缘层的下层绝缘层上形成柱塞，在构成第2绝缘层的上层绝缘层上形成由铜膜形成的第2埋入布线。专利文献1 日本特开2006_3观64号公报
技术实现思路
在构成半导体芯片的半导体基板上，形成MISFET(Metal Insulator Semiconductor Field Effect Transistor)，在该 MISFET 上形成多层布线。近年来，为了实现半导体芯片的高集成化，正在进行多层布线的微细化。因此，由布线的微细化引起的高电阻化、和由布线间的距离缩小引起的寄生电容的增加作为问题而越发显著。即，多层布线中流过电信号，由于布线的高电阻化和布线间的寄生电容的增加，使得电信号产生延迟。例如，对于时机重要的电路来说，流过布线的电信号的延迟引起误操作，可能无法作为正常的电路起作用。由此可知，为了防止流过布线的电信号的延迟，需要抑制布线的高电阻化以及降低布线间的寄生电容。因此，近年来，将构成多层布线的材料由铝膜换为铜膜。即，其原因在于，与铝膜相比铜膜的电阻率低，所以即使将布线微细化，也能够抑制布线的高电阻化。进而，从降低布线间的寄生电容的观点考虑，将存在于布线间的层间绝缘膜的一部分用介电常数低的低介电常数膜来构成。如上所述，为了在具有多层布线的半导体器件中实现高性能化，使用铜膜作为布线的材料，并且，层间绝缘膜的一部分使用低介电常数膜。半导体芯片通过所谓后工序被封装化。例如，在后工序中，将半导体芯片搭载在布线基板上后，用金属丝将形成在半导体芯片上的焊盘与形成在布线基板上的端子连接。之后，将经过用树脂封固的半导体芯片进行封装化。完成后的封装为了能够在各种温度条件下使用，需要即使应对范围较广的温度变化也能够正常工作。从这方面考虑，半导体芯片在被封装化后，进行温度循环试验。例如，对用树脂将半导体芯片封固后的封装实施温度循环试验时，在树脂和半导体芯片中，由于热膨胀率及杨氏模量不同，所以半导体芯片被施加应力。在这种情况下，对于层间绝缘膜的一部分使用了低介电常数膜的半导体芯片来说，特别是在低介电常数膜中产生膜剥离。即，表明通过温度循环试验中实施的温度变化，由于半导体芯片与树脂间的热膨胀率及杨氏模量不同，所以在半导体芯片中产生应力，通过所述半导体芯片中产生的应力，在低介电常数膜中产生膜剥离。在半导体芯片内发生层间绝缘膜的膜剥离时，半导体芯片作为装置变得不良，半导体器件的可靠性变得降低。本专利技术的目的在于提供一种技术，所述技术即使在层间绝缘膜的一部分中使用介电常数低于氧化硅膜的低介电常数膜的情况下，也能够提高半导体器件的可靠性。根据本说明书的内容及附图能够明确本专利技术的上述及其他目的及新特征。本申请公开的专利技术中，如果简单地说明具有代表性专利技术的概要，则如下所述。代表性实施方式中的半导体器件的制造方法包括下述工序，(a)工序，在半导体基板上形成MISFET ;(b)工序，在覆盖上述MISFET的上述半导体基板上形成接触层间绝缘膜； 和(c)工序，在上述接触层间绝缘膜内形成第1柱塞，将上述第1柱塞与上述MISFET电连接。以及，包括(d)工序，在形成有上述第1柱塞的上述接触层间绝缘膜上形成第1层间绝缘膜；和(e)工序，形成埋入到所述第1层间绝缘膜内的第1层布线，将上述第1层布线与上述第1柱塞进行电连接。进而，包括(f)工序，在形成有上述第1层布线的上述第1层间绝缘膜上形成第2层间绝缘膜；和(g)工序，形成埋入到上述第2层间绝缘膜内的第2柱塞及第2层布线，将上述第2层布线与上述第1层布线经上述第2柱塞进行电连接。接下来， 包括(h)工序，在上述第2层间绝缘膜上进一步形成多层布线；(i)工序，在上述多层布线的最上层布线上形成钝化膜；和(j)工序，在上述钝化膜中形成开口部，从上述开口部露出上述最上层布线的一部分，由此形成焊盘。接着，包括(k)工序，将上述半导体基板单片化为半导体芯片；和(1)工序，将上述半导体芯片封装，上述(1)工序包括至少将上述半导体芯片的一部分用树脂进行封固的工序。此处，其特征在于，在上述接触层间绝缘膜、上述第1 层间绝缘膜和上述第2层间绝缘膜中，上述接触层间绝缘膜由杨氏模量最高的高杨氏模量膜形成，上述第2层间绝缘膜由杨氏模量最低的低杨氏模量膜形成，上述第1层间绝缘膜由杨氏模量低于上述接触层间绝缘膜、且高于上述第2层间绝缘膜的中杨氏模量膜形成。另外，代表性实施方式中的半导体器件具有(a)具有焊盘的半导体芯片；(b)对上述半导体芯片进行封装的封装体，上述封装体具有至少将上述半导体芯片的一部分进行封固的树脂体。另一方面，上述半导体芯片具有(al)半导体基板，(a2)形成在上述半导体基板上的MISFET，(a3)在覆盖上述MISFET的上述半导体基板上形成的接触层间绝缘膜，和 (a4)贯通上述接触层间绝缘膜、与上述MISFET电连接的第1柱塞。进而，具有(始)在形成有上述第1柱塞的上述接触层间绝缘膜上形成的第1层间绝缘膜，(a6)形成在上述第1层间绝缘膜内、与上述第1柱塞电连接的第1层布线，和(a7)在形成有上述第1层布线的上述第1层间绝缘膜上形成的第2层间绝缘膜。除此之外，具有(a8)形成在上述第2层间绝缘膜内、与上述第1层布线电连接的第2柱塞，和(a9)形成在上述第2层间绝缘膜内、与上述第2柱塞电连接的第2层布线。此时，其特征在于，在上述接触层间绝缘膜、上述第1层间绝缘膜和上述第2层间绝缘膜中，上述接触层间绝缘膜由杨氏模量最高的高杨氏模量膜形成，上述第2层间绝缘膜由杨氏模量最低的低杨氏模量膜形成，上述第1层间绝缘膜由杨氏模量低于上述接触层间绝缘膜、且高于上述第2层间绝缘膜的中杨氏模量膜形成。本申请公开的专利技术中，如果简单地说明由代表性的实施方式的专利技术所得的效果， 则如下所述。即使在层间绝缘膜的一部分中使用介电常数低于氧化硅膜的低介电常数膜的情况下，也能够提高半导体器件的可靠性。附图说明图1为表示封装的构成例的剖面图。图2为表示封装的其他构成例的剖面图。图3为表示本专利技术实施方式1中半导体器件的构成(装置结构)的剖面图。图4为表示图3所示的装置结构中，第1层布线(第1精细层)、与形成在所述第1层布线上的第2层布线(第2精细层)的剖面图。图5为表示图3所示的装置结构中，第7层布线(半球状层)、与形成在所述第 7层布线上的第8层布线本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：松本雅弘，藤泽雅彦，大崎明彦，石井敦司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：